★ FEATURED ARTICLE 1. 半导体行业黑话的生态全景1.1 为什么这个行业到处都是“黑话”刚入行那会儿我第一次参加项目评审会听到旁边两位资深工程师在聊“这颗芯片PPA不太行时序收敛有问题后端要再修一版下周争取tape out。”整句话我每个字都认识连起来完全不知道在说什么。后来待久了才明白这就是半导体行业的日常——黑话不是装腔作势而是高密度信息压缩的必然产物。半导体是一条极长的产业链从设计、制造、封测到应用每个环节都有自己的一套术语体系。一颗芯片从概念到量产涉及的工序动辄几百上千道参与角色包括设计工程师、版图工程师、工艺工程师、测试工程师、封装工程师、系统工程师等等。如果每次沟通都用完整表述一场会议可能要开三天。所以行业自发形成了大量缩写、代称和行话本质上是一种沟通效率工具。但问题也很明显新人入门门槛被拉高了。很多刚毕业的同学技术功底不差但听不懂“流片”“tape out”“MPW”“ECO”这些词在团队里就像个局外人。更麻烦的是有些黑话在不同公司、不同语境下含义还不完全一样比如“量产”这个词在芯片设计公司嘴里和在晶圆厂嘴里指代的阶段和门槛完全不同。这篇文章我打算把半导体行业最常见的黑话做一次系统梳理按设计、制造、封测、测试、工具链几个维度分类拆解。不管你是刚入行的新人还是从其他领域转过来的工程师或者只是对半导体感兴趣想了解行业语言的朋友看完应该能对这套“暗语系统”有个整体认知。我会尽量用生活化的类比来解释同时补充一些只有实际做过项目才知道的细节和坑。1.2 黑话的分类逻辑与使用场景半导体黑话大致可以分成几类。第一类是英文缩写型比如PPA、EDA、ECO、DRC、LVS这类词直接来自英文技术术语在跨国团队和文献里通用。第二类是中文意译型比如“流片”“量产”“打样”“点亮”这类词往往带有强烈的行业隐喻色彩。第三类是混合型比如“tape out”直接音译成“ tape out”或者半中半英说“去tape out”在中文语境里非常常见。从使用场景来看不同场合的黑话密度差异很大。内部技术评审黑话密度最高因为大家都是同行默认你有背景知识。对客户汇报会适当降低密度但依然会保留核心术语。对供应链和合作伙伴则要看对方的技术背景有时候需要把黑话翻译成大白话。我见过最极端的场景是在晶圆厂的工艺整合会议上两位工程师用纯黑话交流了十分钟旁边做封装的人完全插不上嘴——这就是行业细分带来的语言壁垒。理解这些黑话的使用场景很重要因为你不需要在所有场合都使用黑话。跟同行交流用黑话是效率跟外行交流用黑话是障碍。我个人的经验是先判断对方的背景如果对方是设计工程师你可以直接说“这个block的timing有问题”如果对方是项目经理但技术背景不强最好说“这个模块的时序需要再调一下”。灵活切换才是真正的老手。2. 设计环节的核心黑话拆解2.1 从RTL到GDSII设计流程中的关键术语芯片设计流程里有一串高频黑话我按流程顺序来拆。RTLRegister Transfer Level是寄存器传输级这是设计工程师写代码的层级用的语言通常是Verilog或VHDL。你可以把RTL理解成“用代码描述电路逻辑”就像用菜谱描述一道菜怎么做但还没真正下锅。写完RTL之后要做功能验证这一步的黑话包括TBTestbench测试平台、UVMUniversal Verification Methodology通用验证方法学、覆盖率Coverage。验证的目的就是确认你的设计逻辑没问题没有死锁、没有数据丢失、没有协议违规。我踩过最大的坑就是验证不充分RTL仿真通过了但上板子一跑就挂——后来发现是一个跨时钟域的信号没做同步处理仿真环境里时钟比例太理想没暴露出来。验证通过后进入综合Synthesis把RTL代码转换成门级网表。这一步的关键黑话是约束Constraints包括时钟频率、输入输出延迟、面积目标等。综合工具会根据你的约束来优化电路结构。约束给得太紧工具跑不出来给得太松PPA就难看。PPA是Performance性能、Power功耗、Area面积的缩写这是芯片设计的核心三角任何设计决策本质上都是在三者之间做权衡。综合之后是布局布线Place and Route简称PR这一步把门级网表变成物理版图。关键黑话包括Floorplan布局规划、CTSClock Tree Synthesis时钟树综合、Routing布线。PR完成后要做DRCDesign Rule Check设计规则检查和LVSLayout Versus Schematic版图与原理图一致性检查。DRC检查的是版图是否符合晶圆厂的工艺规则比如最小线宽、最小间距LVS检查的是版图连接关系是否和原理图一致。这两个检查过不了后面的流程全部免谈。最终输出的是GDSII文件这是版图的通用格式也是交给晶圆厂的“最终稿件”。从RTL到GDSII整个流程走完通常需要几个月取决于芯片复杂度。这个过程中任何一步出问题都可能要返工重来所以行业里才有“ECO”Engineering Change Order工程变更订单这个黑话——ECO就是小修小补在不推翻整体设计的前提下改几根线、调几个门。2.2 流片、MPW与Tape Out最常被误用的三个词流片这个词在行业里出现的频率极高但很多人其实用得不太准确。严格来说流片是指把设计好的版图数据送到晶圆厂开始制造的过程。但在实际语境中“流片”有时候指整个制造流程有时候特指第一次试产。我见过最离谱的用法是有人把“流片成功”等同于“芯片能用了”——其实流片成功只代表晶圆厂把片子做出来了能不能工作还得看测试结果。Tape Out通常直接说tape out和流片基本是同义词但更强调“数据提交”这个动作。以前版图数据是存在磁带里寄给晶圆厂的所以叫tape out。现在虽然都是网络传输了但这个词保留了下来。在实际项目中tape out是一个里程碑节点意味着设计阶段正式结束进入制造阶段。Tape out之前通常会有tape out review各个团队一起确认没有遗漏。MPWMulti-Project Wafer多项目晶圆是流片的一种经济型方案。简单说就是把多个不同项目的芯片拼在同一片晶圆上制造大家分摊掩模版和制造成本。MPW适合早期验证和小批量试产成本比全掩模流片低很多但缺点是每个项目分到的面积有限而且交期受其他项目影响。我做过一个项目用MPW流片本来计划三个月回来结果因为同片晶圆上另一个项目延期硬生生多等了一个月。所以MPW适合对时间不敏感、对成本敏感的早期验证真要抢市场窗口还是得全掩模流片。这里有个经验之谈第一次流片尽量用MPW验证核心功能不要一上来就全掩模。我见过太多团队为了赶时间直接全掩模流片结果一个低级错误导致整批片子报废损失惨重。MPW虽然面积小但足够验证大部分功能模块等MPW验证通过再全掩模风险可控得多。2.3 PPA芯片设计的“不可能三角”PPA这三个字母在半导体行业出现的频率大概和“吃饭”差不多。Performance、Power、Area性能、功耗、面积这三个指标构成了芯片设计的核心约束。但它们的 relationship 是互相矛盾的你要性能高功耗和面积通常就压不住你要功耗低性能就得妥协你要面积小性能和功耗都可能受影响。举个具体例子。假设你在设计一个处理器核目标频率是2GHz。为了达到这个频率你可能需要增加流水线级数但流水线越深分支预测失败的惩罚越大实际性能可能反而下降。同时更深的流水线意味着更多寄存器面积和功耗都会增加。这时候你就要做权衡是牺牲一点频率换更低的功耗还是牺牲面积换更高的性能在实际项目中PPA的优先级取决于应用场景。手机芯片最看重功耗因为电池续航是用户体验的核心服务器芯片最看重性能因为数据中心对电费相对不敏感IoT芯片最看重面积和成本因为量大价低。所以同一个设计团队做不同项目时对PPA的取舍策略完全不同。我个人的经验是PPA的平衡点不是算出来的是迭代出来的。前期不要过度优化先把功能跑通拿到第一版PPA数据后再针对性优化。很多新人容易犯的错误是一开始就追求极致PPA结果设计周期拖得太长错过市场窗口。芯片行业有个说法叫“Time to Market”上市时间往往比PPA更重要——你PPA再好比别人晚半年上市市场已经被占了。3. 制造与封测环节的行话体系3.1 前道与后道晶圆厂里的“黑话地图”半导体制造分为前道Front End和后道Back End两大段。前道指的是晶圆制造包括光刻、刻蚀、沉积、离子注入等工序后道指的是封装和测试。但在不同公司这两个词的含义可能有细微差别。有些IDM公司把前道定义为晶体管形成之前的工序后道定义为金属互连之后的工序。所以听到“前道”“后道”时最好确认一下对方的具体定义。前道工序里黑话最密集的是光刻Lithography和刻蚀Etch。光刻相关的黑话包括光刻胶Photoresist、掩模版Mask、曝光Exposure、显影Development。刻蚀相关的黑话包括干法刻蚀Dry Etch、湿法刻蚀Wet Etch、各向异性Anisotropic、选择比Selectivity。这些词在工艺工程师嘴里出现的频率极高而且往往连着说“这个layer的光刻胶厚度要调一下显影后线宽偏了刻蚀选择比不够。”Etch工艺是前道里最容易被外行低估的环节。很多人以为刻蚀就是“用化学药水把不要的部分腐蚀掉”实际上现代刻蚀工艺的精度要求极高先进制程里刻蚀的线宽控制要到纳米级。而且刻蚀不是简单的“挖坑”还要控制侧壁角度、选择比、均匀性。我参观过一家晶圆厂的刻蚀车间工程师跟我说他们调一个刻蚀配方要跑几十片测试片每片都要做SEM扫描电子显微镜检查周期以周计算。后道封装环节的黑话包括打线Wire Bonding、倒装Flip Chip、凸块Bump、晶圆级封装Wafer Level PackagingWLP、系统级封装System in PackageSiP。先进封装是最近几年的热词包括2.5D封装、3D封装、Chiplet等。Chiplet的本质是把一个大芯片拆成多个小芯片分别制造后再封装在一起。这样做的好处是良率更高——大芯片面积大一个缺陷就报废整颗小芯片面积小良率天然更高。3.2 量产一个被过度简化的词量产这个词在半导体行业里被用得极其宽泛但它的实际含义取决于语境。对设计公司来说量产意味着芯片通过所有验证可以批量出货了。对晶圆厂来说量产意味着工艺良率达到某个阈值可以稳定接单了。对封测厂来说量产意味着封装良率和测试良率都达标了。从试产到量产中间有一个关键节点叫风险量产Risk Production。风险量产的意思是工艺基本定型但良率还没完全稳定先小批量生产一批给客户验证。如果客户验证通过再逐步提升良率到量产水平。风险量产阶段的风险在于如果良率突然崩了已经投入的晶圆可能全部报废。我经历过一次风险量产前两周良率还有80%第三周突然掉到30%查了一周才发现是某台设备的腔体污染了。这种问题在试产阶段很难发现只有跑量了才会暴露。良率Yield是量产阶段的核心指标。良率 合格芯片数 / 总芯片数。良率每提升一个百分点成本就下降一大截。所以晶圆厂有专门的良率提升Yield Enhancement团队天天盯着数据找问题。良率损失的原因很多随机缺陷、工艺漂移、设备故障、设计敏感度等等。DFMDesign for Manufacturing可制造性设计就是为了减少设计导致的良率损失——设计的时候就要考虑工艺窗口不要设计出工艺做不出来的结构。这里有个坑要提醒良率不是越高越好而是越稳定越好。我见过一个项目良率一直在85%到95%之间波动平均值看起来不错但波动导致交期完全没法预测。后来发现是某道工序的工艺窗口太窄设备稍微漂移一点良率就掉。所以量产阶段追求的不仅是高良率更是稳定的高良率。3.3 测试环节的黑话93K、ATE与测试程序93K是半导体测试行业的一个经典黑话指的是某款广泛使用的自动测试设备ATE。93K是型号代称在行业里已经成了“高端测试机”的代名词。类似的还有UltraFLEX、J750等。测试工程师聊天时会说“这个片子用93K测”或者“J750跑不动得上93K”意思就是测试复杂度高需要更高端的设备。ATEAutomatic Test Equipment自动测试设备是测试环节的核心工具。ATE的本质是一台高度集成的测量仪器可以给芯片加电、施加激励信号、测量输出响应。测试程序Test Program就是跑在ATE上的软件定义了怎么测、测什么、判断标准是什么。写测试程序是测试工程师的核心技能一个好的测试程序能在保证覆盖率的前提下把测试时间压到最短——测试时间直接关系到测试成本因为ATE是按小时计费的。测试环节的黑话还包括CPChip Probing晶圆测试和FTFinal Test成品测试。CP是在晶圆状态下测试把坏的die标记出来避免后续封装浪费成本。FT是在封装完成后测试确保成品功能正常。测试覆盖率Test Coverage是衡量测试充分性的指标覆盖率越高漏测的概率越低但测试时间也越长。这里有个权衡覆盖率从95%提到99%测试时间可能翻倍但漏测率可能只降低一点点。所以测试工程师要根据应用场景来决定覆盖率目标——汽车芯片要求零缺陷消费级芯片可以适当放宽。我个人的经验是测试程序一定要在流片前就准备好。很多团队流片回来才匆匆忙忙写测试程序结果片子到了测试厂却没法测白白耽误时间。正确的做法是在设计阶段就同步开发测试程序流片回来直接上机调试。另外测试程序要留冗余不要只测设计规格书里写的功能还要测一些边界条件和异常场景。我见过一个芯片正常功能测试全过但某个电源上电顺序不对就会锁死后来在测试程序里加了上电时序检查才拦住。4. 工具链与生态中的黑话4.1 EDA芯片设计的“操作系统”EDAElectronic Design Automation电子设计自动化是芯片设计工具的总称。没有EDA设计一颗现代芯片是不可能的——几十亿个晶体管靠手工画图根本画不过来。EDA工具覆盖了从RTL综合、仿真验证、布局布线到物理验证的全流程。行业里常说的“三大EDA”指的是Synopsys、Cadence、Siemens EDA原Mentor Graphics这三家占据了全球EDA市场的大部分份额。国产EDA是最近几年的热词。国内有多家公司在做EDA工具覆盖点工具和全流程工具。点工具是指只做某一个环节的工具比如只做仿真、只做布局布线全流程工具是指覆盖整个设计流程的工具链。国产EDA的难点不在于写代码而在于工艺库适配和生态建设。EDA工具需要和晶圆厂的工艺库深度绑定晶圆厂不配合工具就跑不起来。而且设计公司用惯了三大EDA迁移成本很高除非国产工具有明显的性价比优势或者政策驱动。嘉立创EDA是另一个维度的EDA工具主要面向PCB设计而非芯片设计。PCB是印刷电路板芯片是集成电路两者不在一个层级。但嘉立创EDA在中小企业和创客群体里很受欢迎因为免费、易用、和嘉立创的PCB制造服务无缝衔接。我有时候做小项目也用嘉立创EDA画个简单的双层板从设计到打样一周搞定比自己装Cadence快多了。嘉立创EDA最近也在加AI辅助功能比如自动布线、器件推荐对新手很友好。4.2 量产工具U盘主控与固态硬盘的“黑话”量产工具这个词在半导体行业里有两个完全不同的含义。在芯片制造语境下量产工具指的是用于批量生产的设备和软件。但在消费电子语境下量产工具特指U盘主控和固态硬盘主控的初始化工具。比如热搜词里出现的SM2258XT量产工具、群联主控PS2251-09量产工具、FC1178BC量产工具这些都是U盘或SSD主控芯片的量产工具。这些工具的作用是什么简单说主控芯片出厂时是“空白”的需要通过量产工具写入固件、配置参数、做坏块管理、格式化。U盘或SSD厂商拿到主控芯片和闪存颗粒后用量产工具把它们“组装”成可用的存储设备。不同主控厂商的工具不通用SM2258XT的工具不能用来量产群联的主控反之亦然。这里有个坑量产工具版本要和主控固件版本匹配。我见过有人用旧版工具量产新版主控结果写进去的固件不兼容U盘直接变砖。所以量产工具通常要跟主控厂商或方案商拿最新版不要随便在网上找。另外量产工具的操作不可逆一旦开始量产闪存里的数据全部清空所以操作前一定要确认没有重要数据。固态硬盘量产工具的逻辑类似但更复杂。SSD主控涉及FTLFlash Translation Layer闪存转换层算法、磨损均衡、垃圾回收等机制量产工具要配置这些参数。不同主控的FTL算法不同量产工具的参数设置也不同。比如MAS0902A-B2C、YS9082HP这些主控各有各的量产工具和参数体系。做SSD方案的公司通常会有专门的量产工程师负责调参、优化、解决量产中的各种问题。4.3 半导体协议与安全SECS/GEM与安全芯片SECS/GEM是半导体设备通信的标准协议。SECSSEMI Equipment Communications Standard定义了设备与主机之间的消息格式GEMGeneric Equipment Model定义了设备的行为模型。简单说SECS/GEM就是让不同厂商的设备能和工厂的MES制造执行系统对话。没有这个协议每台设备都要单独开发接口工厂的自动化就无从谈起。SECS/GEM的黑话包括HSMSHigh-Speed SECS Message Services高速消息服务、SECS-I串行通信、GEM状态模型等。设备工程师调试SECS/GEM接口时经常要抓包分析消息交互看是设备没发消息还是主机没响应。这个协议虽然老但极其稳定半导体工厂里跑了二三十年的设备还在用。半导体安全是最近几年越来越热的话题。安全芯片Secure Element用于存储密钥、做加密运算、防止侧信道攻击。安全芯片的黑话包括TRNGTrue Random Number Generator真随机数发生器、PUFPhysical Unclonable Function物理不可克隆函数、侧信道攻击Side-Channel Attack等。PUF利用芯片制造过程中的微观随机差异来生成唯一密钥即使攻击者拿到同样的设计文件也做不出同样的PUF。这个技术现在被广泛用于防伪和密钥存储。我个人的体会是半导体安全不是加个加密模块就完事了要从架构层面考虑。密钥怎么生成、怎么存储、怎么销毁每个环节都可能成为攻击入口。我见过一个安全芯片加密算法本身没问题但密钥在总线上传输时没有掩码保护被功耗分析攻击破了。所以安全设计要全链路考虑不能只盯着算法。5. 黑话背后的行业逻辑与避坑指南5.1 黑话的“方言”现象同一词不同义半导体行业黑话最大的坑就是同一个词在不同语境下含义不同。我整理了一个对照表把最容易混淆的几个词列出来黑话设计公司语境晶圆厂语境封测厂语境流片数据提交给晶圆厂开始制造不常用量产芯片可批量出货工艺良率达标封装测试良率达标良率设计良率功能通过率工艺良率 wafer 合格率封装良率成品合格率ECO设计变更工艺变更封装变更测试功能验证工艺监控CP/FT测试这个表的核心信息是跨部门沟通时一定要确认对方说的词是什么意思。我吃过一次亏设计团队说“良率95%”我以为是指芯片功能测试通过率结果晶圆厂那边说的是 wafer 良率两个数字差了十万八千里。后来学乖了每次听到关键指标都追问一句“你指的是哪个环节的良率”。另一个常见的“方言”是PPA的优先级。设计公司通常把Performance放在第一位因为性能是卖点晶圆厂更关注Area因为面积直接关系到产能封测厂最关心Power因为功耗影响散热和封装成本。所以同一个芯片不同环节的团队对PPA的感知完全不同。做项目的时候要明确当前阶段的核心矛盾是什么不要盲目追求所有指标都最优。5.2 新人最容易踩的五个黑话坑第一个坑把“流片成功”当成“芯片能用”。流片成功只代表晶圆厂把片子做出来了能不能工作、性能达不达标、良率怎么样都还是未知数。我见过新人流片成功后就开始庆祝结果测试回来发现功能全挂白高兴一场。正确的做法是流片成功只是第一步等测试结果出来再庆祝。第二个坑把“仿真通过”当成“设计没问题”。仿真环境是理想化的真实芯片面临的是温度变化、电压波动、信号干扰、工艺偏差。仿真通过只代表逻辑上没问题不代表物理上没问题。我踩过最大的坑就是仿真全过上板子跑不起来查了两周才发现是某个模拟模块的偏置电流在低温下不够。第三个坑把“量产”当成“结束”。量产不是终点而是另一个起点。量产之后还有良率提升、成本优化、客户支持、失效分析一大堆事。我见过一个团队量产之后就把人撤了结果客户反馈了一批失效芯片没人能处理最后丢了客户。量产之后至少要保留一个精干团队负责维护和迭代。第四个坑把“EDA工具跑通”当成“设计正确”。EDA工具只是工具工具跑通不代表设计正确。工具会按照你的约束去优化但约束本身可能有问题。比如你给了一个错误的时钟约束工具照样能跑出结果但结果完全是错的。所以工具的输出一定要人工review不能盲目相信。第五个坑把“黑话”当成“专业”。有些新人觉得会说黑话就是专业于是在沟通中大量堆砌术语结果对方听不懂沟通效率反而下降。黑话是工具不是目的。跟同行说黑话是效率跟外行说黑话是障碍。真正的老手会根据听众调整语言让每个人都听懂。5.3 如何快速融入行业语言体系如果你刚入行想快速掌握半导体黑话我的建议是三管齐下。第一多听多记。开会时听到不懂的词就记下来会后查资料或者问同事。不要怕丢面子新人问问题是正常的不懂装懂才会出大问题。第二读数据手册和工艺文档。数据手册里的术语是最规范的工艺文档里的黑话是最地道的。读多了自然就熟悉了。第三动手做项目。黑话是在实际项目中反复出现的做一遍项目比读十本书都管用。另外不要试图一次性记住所有黑话。半导体行业的黑话有上千个没人能全部记住。你只需要掌握自己岗位相关的核心黑话其他的遇到了再学。比如你做数字设计就先掌握RTL、综合、时序、PPA这些你做模拟设计就先掌握偏置、增益、带宽、噪声这些。按需学习边用边学效率最高。最后分享一个我个人的小技巧建一个自己的黑话词典。用笔记软件或者Excel把遇到的黑话、含义、使用场景、相关项目记下来。时间长了这就是你个人的知识库。我到现在还保留着这个习惯遇到新词就加进去偶尔翻一翻能回忆起很多项目细节。这个词典不仅是语言工具更是经验积累的载体。
阅读完成 · 觉得有帮助？
