★ FEATURED ARTICLE 有次调试一块12V输入的多路电源板万用表还没接稳实验室电源“啪”一下进入限流保护指示灯疯狂闪。换了个更大电流的电源一上电连接器那里冒了一下火花板载保险丝直接断了。查下来不是短路罪魁祸首是后级一大排铝电解电容——上电瞬间它们等于把12V直接短路到地冲击电流被电源限流钳到60A保险丝的I²t根本扛不住。这个问题的标准解法就是在电源路径里塞一颗PMOS做缓启动电路再配合LTspice把上电时序和冲击电流仿真调到合理范围。这篇文章就是一次PMOS缓启动电路从原理到仿真的完整实战记录适合正在处理电源上电冲击、想做负载开关软启动、或者刚接触LTspice仿真的硬件工程师。我会把参数怎么算、仿真怎么搭、坑在哪里、实测要注意什么都讲清楚。1. 冲击电流从哪来60A不是“算错了”是换路定律给的1.1 电容上电的瞬间行为一个2200μF的电容如果直接接到12V上它初始电压是0V。用电容两端电压不能突变的视角看上电瞬间它就是一坨低阻抗的东西充电电流几乎只受限于电源内阻、线路电阻、电容ESR和连接器接触电阻。我当时板子上的负载电容大概是这么来的四个470μF铝电解并联加上后级三组DC-DC输入侧的陶瓷电容算下来总容量约2200μF等效串联电阻ESR大概50到80mΩ。12V除以这些杂散电阻理论上冲击电流能到150A以上但实验室电源限流点在60A所以实际峰值被钳在了60A附近。很多朋友喜欢用“RC充电时间常数”去估算这个电流算出来可能只有几安然后觉得根本不需要缓启动。这是典型的估算错误RC充电公式的前提是串联电阻R已经固定足够大而热插拔、接插件上电时路径里的电阻是毫欧级别的电容在初始状态接近短路时间常数极小电流峰值完全不是最终负载功耗能推测出来的。1.2 60A会造成什么连锁问题60A冲击看着只持续几百微秒但破坏是全方位的保险丝的I²t积分超过额定值直接就断。常见贴片保险丝额定电流可能只有3到5A60A冲击足以把它熔断连接器端子的接触点被拉弧外壳能看到发黑痕迹电源或前级DC-DC进入限流保护甚至打嗝重启导致后级在上电过程中反复复位地平面瞬间被灌入大电流地弹电压会让周边复位脚、使能脚误动作更隐蔽的是大dI/dt会在线路寄生电感上产生压降控制器还没开始工作输入电压已经被拉掉好几伏。所以缓启动不只是“让电流小一点”它是整个上电时序设计里最基础的一道保护。要想把它做对先得理解PMOS缓启动到底在控制什么。2. 拓扑选型为什么是PMOS而不是NMOS或专用IC2.1 高边开关和低边开关的差异缓启动通常要把开关放在电源输入的高边也就是VIN和负载电容之间这样负载电容的地仍然和系统地完全共地所有后级电路的地参考保持干净。如果放低边开关断开了负载的地回路负载电路的地电位会和系统地之间产生偏移这对多路电源、模拟采集、通信接口来说基本都是灾难。高边开关有两个选择PMOS或NMOS。2.2 PMOS和NMOS在高边应用里的关键差别NMOS导通条件是VGS大于阈值电压对增强型NMOS来说是正的。做高边开关时源极接的是输出端当它不是完全导通时源极电压是不断变化的栅极必须始终比源极高好几伏甚至10V以上这就需要电荷泵或自举电路。自举电路在上电瞬间往往还没建立好电压你越想做缓启动越依赖那个驱动电压源容易形成死循环。PMOS导通条件是VGS小于阈值电压也就是栅极电压相对源极要低几伏。源极接输入VIN只要把栅极电位往下拉它就往导通方向走把栅极电位拉回到VIN它就关断。这个特性让PMOS天然适合做高边负载开关一颗电阻、一颗电容就能实现完整的缓启动斜坡不需要额外的驱动电源。下面这组对比我建议直接保存对比项PMOS高边NMOS高边导通门槛VGS为负栅极比源极低VGS为正栅极比源极高驱动难度电阻电容即可需要电荷泵或自举上电瞬间驱动不稳缓启动实现成本一个RC网络搞定需要额外驱动电路和时序控制典型场景负载开关、防反接、缓启动低边开关、同步整流、功率级主开关2.3 为什么不用BJT或热插拔控制IC用BJT做高边需要PNP管电流放大倍数有限而且VCE_sat在几安培下往往有零点几伏大电流下功率损耗非常难看。达林顿结构能让压降更低但开关速度又拖后腿在线性区停留时热失控风险比MOSFET高得多。专用热插拔控制IC比如TPS25940这类功能确实全有电流限制、过压保护、反向保护等等但对于一个只需要“上电电流别太大”的场景成本偏高而且调试自由度反而不如自己搭一个PMOS缓启动高。很多时候一颗2元钱的PMOS加两颗容阻比一颗十几元的控制IC更省钱、更直观、也更容易定位问题。结论很直接高边PMOS加RC下拉是性价比最高、可控性最好的缓启动方案。3. PMOS缓启动的物理逻辑栅极RC、阈值窗口和dV/dt3.1 典型电路和栅极电压变化过程电路结构很简单PMOS的源极接VIN漏极接负载电容C_load栅极G经过电阻Rg接到VIN同时栅极G经过电容Cg接到地。上电瞬间VIN从0跳到12V由于Cg两端电压不能突变栅极G被Cg拉到接近VIN此时VGS≈0PMOS截止。随后Cg通过Rg向地放电G点电压按指数曲线下降Vg(t) VIN × e^(-t / (Rg × Cg))当Vg下降到比VIN低一个阈值电压时PMOS开始导通C_load开始充电。随着Vg继续下降VGS越来越负PMOS沟道越来越宽直到完全导通。最终稳态时Vg0VVGS-12VPMOS深度导通C_load被充到接近VIN。3.2 真正决定电流的不是RC时间常数而是阈值窗口很多人以为Rg×Cg越大缓启动效果就一定越好这说对了一半。RC时间常数确实决定栅极电压下降的快慢但缓启动的关键是Vg跨过阈值区间的那段时间。以IRF9540为例规格书给出VGS(th)最小值约-2V最大值约-4V。也就是说Vg从4V下降到2V的过程中PMOS处于线性区边界附近C_load在这个窗口里完成大部分充电。设Vg(t)12×e^(-t/τ)Vg从4V降到2V的时间等于Δt τ × ln(4/2) 0.693τ如果τ5ms窗口持续时间约3.5ms如果τ1ms窗口只有0.7ms。窗口越短输出电容充电就越急冲击电流自然就大。3.3 核心公式I C_load × dV/dt缓启动本质上限制的是输出电容的电压上升斜率dV/dt。充电电流和斜率关系很简单I_charge C_load × dV/dt假设C_load2200μF想让峰值电流不超过15A那么dV/dt ≤ 15A / 2200μF ≈ 6.82V/ms从0V充到12V需要的时间大约是1.76ms。也就是说PMOS必须保证C_load充电过程至少持续1.76ms最好是再留一点余量。这个公式是整个参数计算的出发点。后面所有RC取值本质都是为了让栅极电压在阈值区间停留足够长的时间让C_load以受控的斜率充电。3.4 Miller平台对计算的影响前面用RC指数方程做估算结果一般会偏乐观。实际PMOS在导通过程中存在Miller效应当VDS开始下降时VGS会短暂停在一个近似平台电压上这段时间栅极电流主要用于给Cgd放电C_load的充电电流反而主要由这个平台的持续时间决定。手算很难精确还原这个过程这正好是LTspice的用武之地。只要模型够准仿真结果会比任何简化公式都更接近真实波形。4. LTspice建模搭一个能复现60A冲击的测试台4.1 从元件库搭建完整拓扑打开LTspice新建原理图按F2呼出元件库元件摆放顺序如下V1电压源放最左边用来模拟12V输入。不用DC值硬上用PULSE更接近真实热插拔PULSE(0 12 0 1u 1u 10m 20m)上升时间设1μs不要设0否则容易收敛失败。Q1PMOS我在元件库里直接搜IRF9540LTspice自带的模型参数够用。找不到就用任意P沟道功率MOS只要耐压和电流覆盖场景就行。Rg68kΩ从VIN接到Q1的栅极G。Cg33nF从Q1的栅极G接到地。C_load2200μF右键把等效串联电阻Rser设为30mΩ模拟真实电解电容如果只放一个理想电容仿真出来的浪涌会因为ESR过低而偏高参考价值下降。RL负载电阻比如10Ω代表后级静态负载。完整路径是VIN → PMOS源极S → PMOS漏极D → C_load和RL → GND。4.2 关键测量点与SPICE指令LTspice里测电流有两种最直观的方法按住Alt键点击元器件引脚可以看单个引脚的瞬时电流用SPICE指令直接测量更规范。我习惯加三段.meas指令把峰值、上升时间和MOS功耗一次性算出来.meas TRAN I_peak MAX I(C_load) .meas TRAN T_10 PER I(C_load) 10 .meas TRAN P_mos_peak MAX V(vout)*Ix(Q1:d)注意最后一行电压和电流方向要对应PMOS的漏极电流可以用Ix(Q1:d)提取。如果语法不熟先不写.meas直接在波形窗口里Ctrl左键点节点名也能看到平均值和峰值。我还建议打开.plotwinsize0这个选项防止LTspice对波形做压缩查浪涌尖峰时能拿到更多细节.options plotwinsize04.3 先复现60A再加RC不要一上来就把完整缓启动电路放上去。第一步应该先把PMOS短路直接用一根导线跨接在S和D之间模拟没有缓启动时的热插拔。这样你能确认仿真环境本身能不能复现出60A冲击电流。这里有个关键细节如果V1内阻设太小仿真电流可能冲到几百安和实际电源限流行为对不上。所以我会给V1加一个50mΩ的series resistance这是实验室电源到板端连接器和导线综合出来的阻值再配合V1的限流特性让冲击自然被压在60A附近。如果电源本身有限流点也可以用恒流负载或电流源配合建模。确认60A复现出来之后把PMOS放回去接入Rg和Cg再跑一遍同样的瞬态。两次结果对比才能清楚看到RC网络到底起了多大作用。4.4 仿真里容易踩的坑第一个坑是元件引脚方向。LTspice里PMOS的体二极管方向画得比较明确S在上D在下。如果你用网表直接写模型注意模型里第1脚和第2脚到底是D还是S接反了会导致体二极管一直导通缓启动完全失效仿真波形看上去像是MOS没在管。第二个坑是保存文件时发现目录下多了好几个文件。LTspice每次运行都会生成.log、.raw、.net这些文件这是正常的不是原理图损坏。.raw是原始波形数据.net是展开的网表出问题排查时反而要靠它们。第三个坑是SPICE指令语法报错。.meas语句里不能用中文标点括号、逗号、空格都得是英文半角。之前有人把逗号打成中文逗号LTspice直接报“unknown schematic syntax”其实是标点问题。5. 参数计算与调校把60A压到15A的完整过程5.1 目标斜率反推RC初值我的目标很明确让C_load充电峰值不超过15A。根据前面的公式I C_load × dV/dt15A 2200μF × dV/dt得到dV/dt≈6.82V/ms。12V的输入电压充电时间至少要1.76ms。再回到栅极阈值窗口Δt 0.693τ ≥ 1.76ms推出τ≥2.54ms。所以我决定从τ2.5ms附近开始扫参数。标准阻容组合有很多我第一轮选了三组Rg68kΩCg33nFτ2.24msRg100kΩCg22nFτ2.2msRg100kΩCg47nFτ4.7ms。5.2 扫描结果对比在LTspice里分别跑三组参数配合.meas语句统计I(C_load)的峰值我得到了一组非常直观的对比结果配置Rg×Cg时间常数实测充电峰值电流是否满足15A目标直接硬上无缓启动无60A不满足Rg10kΩCg10nF0.1ms45A不满足Rg33kΩCg22nF0.73ms33A不满足Rg68kΩCg33nF2.24ms15A满足Rg100kΩCg47nF4.7ms8A满足但偏慢5.3 为什么不是RC时间常数越大越好从上表看Rg100kΩ、Cg47nF确实能压到8A但带来了两个新问题开通时间被拖长。C_load从0V充到12V花了快10ms如果后级电路有欠压锁定门限系统可能在达到工作电压之前就误判为故障PMOS长时间停留在线性区。导通过程中的平均功耗等于VDS乘以ID如果VDS6V、ID8A持续几毫秒瞬时功耗约48W对TO-220封装的管子来说短时间能扛但系统如果反复打嗝重启热量积累就会很危险。所以缓启动不是越慢越好而是要在冲击电流、开启时间和MOS管SOA之间取平衡。针对我这个板子15A是一个合理目标开启时间控制在4ms左右Rg68kΩ、Cg33nF是最合适的一组。5.4 SOA验证不能省很多人调完仿真看电流波形漂亮就以为完事了实际上漏掉了最危险的一步校验PMOS的SOA曲线。在PMOS处于线性区时VDS从12V往下降ID从0往上升管子承受的是电流和电压的乘积这个乘积在Miller平台附近最高。以IRF9540为例12V、2ms、15A这个工作点在单脉冲SOA曲线里处于安全边界内但如果环境温度升高到85℃以上或者Rth下降边界会收紧。如果SOA不满足有两条路换更大电流等级的PMOS因为它的SOA曲线整体往上扩或者把RC时间常数调大让电流峰值进一步下降。我在高功率版本上就会把Cg从33nF提高到47nF牺牲一点开启速度换取热安全。6. 仿真之外必须处理的边角情况预充电、短路恢复与快速关断6.1 输出预充电和防倒灌如果输出端在PMOS导通之前已经存在电压比如上一级残留电荷、电池备份、或者后级电容没有完全放完PMOS的缓启动逻辑会受到干扰。PMOS体二极管方向是从D到S当输出端电压D比输入S高时体二极管会正偏直接把电荷倒灌回输入端缓启动形同虚设。应对办法是在PMOS后面再加一颗背靠背PMOS或者用二极管做隔离。具体到LTspice仿真我一般会在C_load旁边预置一个初始电压.ic V(vout)8然后观察PMOS导通瞬间是否有倒灌电流。如果发现VIN被拉高、电流方向反转说明必须加防倒灌设计。6.2 短路后的打嗝恢复与RC复位如果系统带过流保护并且保护方式是打嗝式重启——也就是短路移除后自动重新上电——那么每次打嗝释放瞬间C_load可能已经放电到很低电压这时候PMOS需要重新走一遍缓启动斜坡。问题在于Rg和Cg的初始状态在上一次打嗝时可能已经被充到多地电平释放时如果没有把Cg放电复位第二次缓启动就完全没有RC效果冲击电流直接就是60A。我见过好几个案例第一次上电没问题短路恢复后炸管子根因就是RC没复位。解决思路在过流保护动作时用一个开关管把PMOS栅极重新拉回到VIN同时让Cg两端电压复位保护释放后再放开栅极重新开始RC放电缓启动。如果你用的过流保护IC本身就有栅极控制脚要确认它输出的是推挽还是开漏开漏输出到PMOS栅极之间还需要额外配合。6.3 快速关断与感性负载RC缓启动负责慢慢开但如果一个PMOS同时被用来做关断路径慢关断会害死人。当负载电流已经稳定在几安培你突然把栅极电压慢慢放掉PMOS会重新进入线性区VDS和ID同时很大损耗全砸在管子上瞬间烧毁。对于必须在关断时快速切断的场合不能只靠RC网络本身。通常在Rg和Cg的网络外再并联一条低阻通路由一个控制信号驱动小管子把栅极拉回VIN。注意不是拉低到地PMOS的栅极回到源极电位才是关断栅极拉低只会让它开得更深。这条在LTspice里也可以验证给VIN串一个1mH的寄生电感在稳定导通后把栅极电压用阶跃信号快速抬回12V观察VDS尖峰是否超过耐压。如果尖峰过高就需要加RC吸收钳位。6.4 与后级DC-DC上电时序的联动PMOS缓启动只是给后级DC-DC提供了一根斜坡输入电压。大多数DC-DC有UVLO门限输入电压上升到门限之前负载是轻载一旦越过门限DC-DC开始开关动作输入电流会突然拉高。这个二次电流尖峰往往比电容充电电流还要猛但它发生在VIN已经接近12V的时刻PMOS已经完全导通不能提供任何限流。想让LTspice把这个问题也仿真出来最好在C_load旁边用一个行为电流源模拟后级启动特性B1 vout 0 IIF(V(vout)8.5, 2.5, 0)这个行为源表示Vout超过8.5V后后级开始拉2.5A电流。这样你会看到总电流由两段构成前段是C_load充电限制出来的15A斜波后段是DC-DC启动拉出的新负载电流。如果后段电流也超出电源能力就需要在DC-DC使能脚上加延时等输入电容充满再启动。7. 实测验证和PCB布局注意事项7.1 电流探头与示波器设置仿真调好之后最终还要回归实测。冲击电流波形持续时间只有几毫秒示波器触发模式要设成单次触发触发电平放在正常工作的电流值之上一点点。电流探头最好用罗氏线圈或者高频电流探头带宽建议100MHz以上。如果用采样电阻测冲击电流务必用四线开尔文接法而且采样电阻要选无感功率电阻。普通绕线电阻的寄生电感在电流突变时会产生额外压降测出来波形又尖又冲容易误判。7.2 探头地线和带宽带来的假波形很多人在测栅极电压Vgs时习惯用普通示波器探头接一个长地线夹结果看到栅极电压在导通瞬间出现很大的振铃以为RC缓启动不稳定。实际上这是地线夹本身引入的电感在上电时产生的共模噪声。建议栅极测量用差分探头或者至少把示波器探头的地线夹剪短直接用探头套筒的接地弹簧。这样测出来的Vgs波形才和LTspice里仿出来的曲线有可比性。7.3 PCB布局的几条硬规矩PMOS缓启动电路的PCB布局有几个关键点Rg和Cg必须靠近PMOS栅极引脚栅极走线要短不能从板子一端绕到另一端再接栅极否则栅极回路电感会放大开关瞬态C_load要靠近PMOS漏极放置输入侧也必须有足够的输入电容否则缓启动过程中VIN会被拉出明显跌落输出电容的低端回流路径要直接回到输入电容的参考地中间不要经过其他负载的敏感地线PMOS的散热焊盘面积要够大。虽然稳态导通压降小但启动过程的线性区损耗会让封装瞬间发热铜皮面积不足时管子外壳温度会明显升高。7.4 实测结果和仿真对比我按Rg68kΩ、Cg33nF的参数做了实际板子用电流探头抓上电波形结果峰值稳定在15.3A左右和仿真很接近。没有缓启动的那块对照板仍然稳定复现60A冲击保险丝连续烧了两根。开通时间实测约3.8msPMOS外壳温度在上电后很快回落持续跑满载也没有异常。这个方案后来直接沿用到了同系列其他板卡上只需要按各板卡实际C_load大小微调Rg或Cg基本都是一次通过。从这次调试来看我的习惯是任何新板子第一次上电之前都先在LTspice里把最恶劣热插拔场景跑一遍把直接硬上和缓启动的波形都存好档等板子回来后用电流探头直接核验。只要PMOS的阈值窗口、RC参数和SOA这三件事都确认过上电冲击问题基本不会再找上门。
阅读完成 · 觉得有帮助？
