★ FEATURED ARTICLE 晶振电路这种东西MCU硬件设计里越是新手越容易踩坑。你画原理图时觉得它不过是个“两个引脚加两个电容”的事等板子到手发现无法启动、时序错乱、串口数据变乱码再排查才发现时钟源根本没正常工作。这篇文章专门盯着MCU晶振电路设计这件“小事情”从无源晶振和有源晶振怎么选、负载电容怎么算、PCB布局怎么摆一直讲到焊接后如何确认是否起振、不起振怎么排查。内容以主流MCU常见方案为主线适合正在画第一块板子、或者改版时遇到时钟问题的硬件工程师、嵌入式开发者和电子爱好者参考。晶振电路不只是一颗元件和两个电容它背后涉及振荡原理、寄生参数、布局规则把这块吃透能省下大量调试时间。1. 先分清需求再动手晶振选型的底层逻辑1.1 为什么晶振电路会成为MCU系统的“命门”MCU的CPU、总线、外设、PLL、看门狗、低功耗定时器、RTC全部依赖统一的时钟源。时钟稳定系统才算稳定。很多人只把晶振当作“给MCU提供频率的零件”忽略了它其实是整个数字系统心跳的一部分。一旦晶振失效或者频率偏离标称值表现往往很随机程序偶尔跑飞、串口偶发乱码、USB枚举失败、看门狗莫名其妙复位甚至新板子第一次下载程序就失败。这些问题排查起来往往绕过晶振最后才回到晶振。我在实际项目中遇到过一块板子量产几十台部分机器上电后要按一下复位键才能启动其余机器一切正常。查了供电、复位电路、固件最后用示波器盯着晶振引脚才发现不起振的那些板子晶振引脚的起振时间明显偏长已经超出了MCU复位期间的等待窗口。换了一颗等效串联电阻更低的晶振后问题消失。这类问题就是典型的“设计余量不足”量产后才暴露。所以晶振电路绝对不是随便照着参考设计抄一抄就能交差的。晶振电路看起来简单但设计时需要同时兼顾电气参数、PCB布局、器件选型、固件配置甚至生产制造。任何一个环节留了隐患到量产阶段都会以“玄学故障”的形式还给你。1.2 无源晶体和有源振荡器别选错这里首先要分清两类器件无源晶振Crystal和有源振荡器Oscillator。很多初学者把这两个混为一谈甚至直接叫“晶振”但它们的用法完全不同。无源晶振是石英晶体本身只有两个引脚内部没有振荡电路。它必须依靠MCU内部的振荡放大器反相器来配合起振外部还需要两个负载电容。它的输出信号是微弱的正弦振动经过MCU内部整形后变成数字时钟。无源晶振的优势是价格便宜、功耗低、封装多样绝大多数MCU应用都选它。有源振荡器则是一个完整模块内部有石英晶体、振荡电路和输出缓冲器。接通电源后它直接输出一个标准的方波或削波正弦波MCU这边只需要把时钟输入引脚接上去不需要外部负载电容只需要在电源端加去耦电容。有源振荡器的优点在于信号质量好、一致性好、时序裕量大而且对MCU内部的振荡电路没有依赖适合高精度、强干扰、低温等场景。从应用场景看普通消费电子、工业控制用无源晶振性价比最高。需要给多个芯片提供同一参考时钟或者MCU内部振荡放大器性能较弱又或者环境温度变化大、对频率稳定度要求很高时可以考虑有源振荡器。成本上有源振荡器通常比无源晶振贵数倍功耗也明显更大低功耗电池设备要谨慎选择。有源和无源的关键区别可以总结成下面这张表对比项无源晶振有源振荡器引脚数2个4个或更多内部振荡电路无有外部负载电容需要两颗不需要输出信号需MCU整形直接输出方波成本低高功耗低较高适用场景绝大多数MCU高精度、强干扰、多设备共用时钟1.3 主晶振与32.768kHz RTC晶振要分开对待很多MCU同时有两套独立晶振接口一套是系统主时钟HSE比如8MHz、16MHz、25MHz另一套是低功耗实时时钟晶振LSE频率基本都是32.768kHz。两套晶振的设计重点完全不同不能用一个套路处理。主晶振负责给内核、外设、PLL提供时钟频率高功率大起振快。它的设计重点是频率精度、负载电容匹配、PCB布局中的抗干扰处理以及对PLL倍频后频偏的放大效应。32.768kHz的RTC晶振则不同。它工作在低功耗模式下MCU内部对应的是一个专门的低功耗振荡器整个振荡回路的电流非常小。这种晶振的等效串联电阻通常比较高负载电容也比较小起振时间往往能达到一秒甚至更长。软件上必须要等待RTC振荡器准备好比如LSE RDY标志置位才能继续执行否则时间基准不存在低功耗唤醒后的日历和定时都会乱套。在设计上RTC晶振区域要被保护得更好。它频率低不代表抗干扰能力强恰恰相反极低的驱动功率让它很容易被周围的数字信号干扰。我曾经在一个项目中把32.768kHz晶振放在DC-DC电感旁边结果低功耗模式下秒走时偏差很大把晶振位置移到MCU另一侧并用地包围后偏差恢复正常。主晶振和RTC晶振不仅要选对型号布局上也要分别对待。2. 晶振电路参数计算负载电容、频差和起振条件2.1 负载电容CL的计算公式与杂散电容估算负载电容CL是晶振选型中最重要的参数之一它并不是指晶振本身需要多大的电容而是从晶振两个引脚看向外部电路所看到的等效容性负载。MCU内部振荡电路、外部两颗电容以及PCB走线、焊盘、芯片引脚产生的杂散电容共同构成了这个负载。工程上常用这个近似公式计算外部电容值CL (C1 × C2) / (C1 C2) Cstray其中C1和C2是晶振两个引脚分别对地的外接电容Cstray是电路中的总杂散电容。如果C1和C2取值相等都记为C公式可以简化为CL C / 2 Cstray反推外部电容就是C 2 × (CL - Cstray)关键在于Cstray怎么估。这个值来自MCU引脚寄生电容、焊盘电容、走线电容等一般在3pF到6pF之间。设计上可以先按4pF到5pF估算样品出来后用频率计测实际频率再微调。举个例子某8MHz晶振要求的负载电容是12pF估算杂散电容约4pF。那么C 2 × (12 - 4) 16pF外部取标准值15pF或者18pF都可以最终以实测频率为准。如果晶振标称CL等于20pF杂散电容仍按4pF计算则C 2 × (20 - 4) 32pF外部电容取33pF比较合适。要注意这个公式是近似计算。更精确的模型还会考虑晶振内部的静态电容C0但常规MCU设计没有必要追求那么高的精度把工程余量留够更重要。2.2 外部电容的取值与容差选择外部电容的选择不只是数值问题材质和容差同样关键。晶振电路中使用的负载电容建议选用C0G或者NP0材质的陶瓷电容这种电容温度特性好容值稳定不会随温度变化大幅漂移。X7R、X5R之类的电容虽然便宜但容值会随施加的直流偏置电压和温度变化用在晶振回路里容易带来频率漂移不建议使用。容差也很关键。晶振回路里最好使用±5%以内甚至±1%精度的电容。两个电容尽量选同一批次保证对称性。如果C1和C2不等负载电容公式中的等效值就会变化而且两个引脚的不对称还可能影响振荡的稳定性虽然影响不算大但没必要引入这种额外变量。标准E24系列里常用的取值有4.7pF、5.6pF、6.8pF、8.2pF、10pF、12pF、15pF、18pF、20pF、22pF、27pF、33pF。选电容值时不要执着于某个小数位物理上几皮法的偏差可以通过实际测量微调真正重要的是负载电容要落在晶振规格书要求的范围附近。2.3 “默认20pF”靠不靠谱很多开发板原理图上晶振外部电容直接标20pF抄板的时候大家也跟着用20pF还真能跑起来。这背后是有原因的很多教程和参考设计选用的晶振本身负载电容就是20pF外部电容加上杂散电容刚好匹配。可如果你的晶振标称负载电容是12pF外部却硬配20pF实际等效负载电容会超过20pF振荡频率会明显偏低。频率偏低对MCU影响有多大举一个简单的例子串口通信对波特率误差容忍度有限。如果晶振频率偏差导致波特率误差超过2%就可能出现乱码。一个标称8MHz的晶振因为负载电容不匹配产生几百ppm的频偏可能在高速波特率下直接导致帧错误。所以“默认20pF”只能作为没拿到具体参数时的临时假设量产设计必须按晶振规格书中的CL值去计算。另一种常见情况是芯片内部已经集成了振荡电容外部电容可以省略或者减少。这类设计在某些MCU上确实存在一定要仔细阅读数据手册和参考设计不要外部电容焊了内部电容也配置了双倍电容直接把频率拉到规格之外。2.4 负性阻抗、起振时间与过驱保护晶振要起振MCU内部振荡器必须提供一个“负性阻抗”用来抵消晶振本身的正阻抗损耗。工程上通常要求振荡电路的负性阻抗绝对值大于晶振等效串联电阻ESR的3到5倍这样晶振才能可靠起振并且在一段时间内保持稳定输出。负性阻抗的绝对值难以直接测量但它受几个因素影响MCU振荡放大器的增益、外部电容的大小、反馈电阻、电源电压等。其中外部电容影响很直观——电容越大回路中的能量损耗越大起振越困难起振时间越长电容越小起振相对容易但负载电容不足又会让频率偏高甚至振荡不稳定。所以负载电容并不是可以随意变动的值。起振时间在MCU系统中是一个容易被忽视的参数。主晶振一般起振几百微秒到几毫秒普通应用无感。但32.768kHz的低功耗晶振不同起振时间可能长达一两秒。如果固件在晶振稳定之前就去查询RTC状态或者开始计时往往读到未稳定的错误值或者直接超时。正确的做法是启动后等待对应的时钟就绪标志位置位必要时设置合理的超时重试机制。另一个容易被忽略的问题是过驱。所谓过驱就是MCU振荡放大器给晶振的驱动功率过大导致晶振振动幅度过大长期运行会加速石英晶体老化甚至出现频率跳变。如果示波器测量发现振荡波形已经明显产生削顶失真或者晶振规格书要求低驱动等级可以考虑在振荡输出路径上串一个几百欧姆到1kΩ的电阻来限制驱动电流。要注意的是这个电阻并不是必需的很多MCU内部已经集成了限流机制外部串阻加不加需要在样品上实测决定。2.5 晶振关键参数速查表设计选型时不要只盯着频率一项。晶振规格书里的参数每一个都和电路设计直接相关。参数含义设计影响额定频率标称振荡频率必须与MCU时钟输入匹配CL负载电容晶振正常工作的标准负载决定外部电容取值ESR等效串联电阻晶振内部损耗数值越大的晶振越难起振频率容差常温下频率偏移影响串口、CAN、USB等外设精度温度漂移随温度变化的频率偏移影响极端温度下系统稳定性年老化率长期运行后频率变化影响产品长期可靠性驱动电平晶振允许的最大功耗防止过驱导致损坏以普通MCU主晶振为例频率容差建议选±10ppm以内温度稳定性根据工作环境决定一般-20℃到70℃环境下±20ppm到±30ppm的温漂可以接受。如果产品要做高精度计时就要考虑温补晶振或者有源振荡器。3. 从原理图到PCB晶振电路落地步骤3.1 原理图连接方式与元件清单无源晶振在原理图上的连接方式非常固定晶振的两端分别接MCU的时钟输入和时钟输出引脚也就是通常标注的OSC_IN和OSC_OUT或者XI和XO。两个引脚各接一个负载电容电容另一端统一接模拟地。如果MCU内部没有集成反馈电阻设计上可以选择在两个引脚之间并接一颗1MΩ到10MΩ的电阻帮助振荡器建立直流工作点。但绝大多数MCU数据手册已经明确把反馈电阻做在内部外部再加反而容易出问题所以这一步要以具体芯片手册为准。串联电阻的添加位置在MCU的OSC_OUT引脚和晶振之间用来限制晶振驱动功率。这个电阻不是标配只有当测试发现振荡波形幅度过大或者晶振发热明显时才必须加。建议初始设计预留这个电阻的位置调试时根据实际波形决定是否焊接。有源振荡器则简单得多。输出端直接接MCU的时钟输入引脚电源端必须放置去耦电容一般一个0.1μF和一个1μF并联。如果MCU时钟输入需要1.8V电平而有源振荡器输出3.3V就需要考虑电平是否兼容必要时加电平转换。这一点在低功耗MCU中经常踩坑输入引脚过压会损坏内部电路。3.2 布局布线晶振要“住”在MCU旁边原理图画完只是开始PCB布局对晶振电路的影响甚至比原理图更大。晶振和MCU晶振引脚之间的走线必须尽可能短一般建议不超过5mm最理想的情况是把晶振放在MCU晶振引脚的同一侧用丝印框把晶振本体贴近芯片边缘放置。两颗负载电容的位置要靠近晶振还是靠近MCU工程经验是让电容尽量靠近晶振的引脚同时保证两条从晶振到MCU引脚的信号线尽量等长对称。地端的连接同样关键电容接地端应直接连接到MCU的地平面不要绕一个大圈再汇入否则地回路电感会削弱振荡稳定性。晶振信号线要保持短、直、不换层。能不打过孔就不要打过孔过孔会引入寄生电感和电容还会让走线路径变长。时钟线也不要与旁边的高速数字信号线长距离平行防止串扰。3.3 晶振区域的“禁区”与防护手段晶振区域周围的布局有一些硬性规则违反后不一定会立刻出问题但会给产品埋下隐患。第一不要在晶振下方走任何信号线。晶振振荡时本身就是一个微弱辐射源同时也是敏感器件下方走高速信号会导致耦合干扰。如果板层允许在晶振正下方的第二层铺一块完整地平面是效果最好的保护措施。第二用一圈地孔和地线把晶振区域围起来形成一个独立的“孤岛”。这种做法叫Guard Ring能有效降低外部噪声对本振回路的干扰同时也能减少晶振信号对其他区域的辐射。尤其是32.768kHz这类低功耗晶振强烈建议这么处理。第三晶振远离板边、连接器、按键、DC-DC电感、大电流走线。这些位置分别有结构应力、人体静电、磁场耦合、电源噪声之类的风险。晶振是机电元件靠近板边在装配时容易被掰断或受力开裂可靠性大幅下降。第四不要为了“布局好看”把晶振摆得离MCU很远然后靠长长的、弯曲的走线连回来。晶振电路里短就是硬道理。3.4 焊接、测试与波形确认方法焊接时要特别注意温度和时间。无源晶振手工焊接烙铁温度不要太高每个引脚停留时间尽量短。晶振晶体在高温冲击下可能产生内部损伤当时功能正常但使用一段时间后频率漂移或者干脆失效。热风枪焊接时也不要长时间对着晶振吹。测试确认晶振是否起振最直接的方法是用示波器探头测量OSC_OUT引脚。但这里有个容易踩的坑普通无源探头在10×挡位下输入电容大约10pF到15pF这个电容直接加到晶振引脚上很可能让本来正常起振的低功耗晶振频率跑偏甚至停振。所以测量晶振时优先使用低电容有源探头如果没有可以通过MCU专用的时钟输出引脚比如MCO、CLKOUT来测量这样探头不会直接加载到晶振回路上。另外一个实用技巧是给MCU写一个“时钟验证测试固件”把系统时钟分频后输出到一个GPIO用示波器测量该GPIO的频率反推系统时钟是否等于目标值。也可以把UART空闲引脚用作定时翻转输出。这样可以快速判断晶振是否工作、频率是否正确而且不破坏晶振的工作环境。4. 常见问题与排查技巧实录4.1 晶振不起振优先检查这几处上电后程序完全不跑MCU内部RC时钟可能已经工作但外部晶振没有起振。这时不要急着换晶振按顺序排查。先确认固件里是否正确使能了外部晶振。不少芯片默认使用内部RC时钟外部晶振引脚甚至可能被复用配置成GPIO。如果你用的是最新版工程模板还要确认启动代码里是否等待了HSE就绪。很多所谓“不上电”、“下载不进程序”最终都是这个原因。再检查焊接。无源晶振体积小引脚虚焊很常见。用放大镜或者显微镜仔细看晶振引脚、负载电容焊盘必要时补焊。用万用表量晶振两端对地的电阻如果开路或明显短路先处理焊接问题。然后排查负载电容是否严重不匹配。比如晶振要求CL等于20pF你手里只有6.8pF电容振荡器很可能起振困难或者频率大幅偏离。遇到这种情况换成规格书推荐电容试试。最后用示波器测量OSC_OUT波形。如果完全看不到正弦波优先怀疑使能配置、焊接、器件损坏这三类原因如果波形存在但幅度很小再考虑驱动能力、电源噪声和电容匹配问题。4.2 频率偏差大、串口乱码逐层拆解系统能跑但串口输出乱码或者通信偶发错误很大概率是时钟频率不对。第一步要做的是确认“偏”在哪里。通过MCO引脚输出系统时钟用频率计精确测量。如果MCO输出频率本身偏离标称值较远说明晶振这一级就已经偏了如果MCO输出正常但串口波特率依然不准问题在软件配置或者PLL倍频倍数设置。晶振频率偏的主要原因包括负载电容没有匹配到晶振要求的CL杂散电容估算与实际偏差过大电容容差太差以及晶振本身的质量问题。有些低价晶振参数虚标标称20pF实际参数无法保证温漂特性量产场合一定要用正规供应链渠道。测量时也要排除探头带来的负载影响。我之前排查过一个案例示波器夹上晶振引脚后频率从8.000MHz掉到了7.996MHz看着像是频偏-500ppm实际上松开探头后一切正常。后来换用MCO引脚测量频率完全符合标称。测量方法不当容易把好板子误判成坏板子。4.3 低功耗唤醒后RTC走时不准低功耗产品经常遇到这样的问题工作时走时正常进入低功耗后过一晚RTC时间明显偏差。问题大概率出在32.768kHz LSE晶振上。首先检查LSE的负载电容。低功耗晶振要求的负载电容往往只有6pF到12.5pF外部电容如果沿用主晶振思路配20pF实际负载会远超规格走时误差变大。建议按晶振规格书重新计算外部电容并考虑PCB和MCU引脚的杂散电容。其次是起振延时。前面已经提过32.768kHz晶振起振可以很慢。固件进入低功耗前如果不清除并等待LSE稳定唤醒后系统可能基于一段尚未稳定的时钟运行导致计时误差。正确做法是配置LSE后循环等待对应就绪标志。再次是布局干扰。RTC晶振对周围噪声极其敏感尤其要远离电源电感、射频电路、LCD排线。如果PCB空间允许LSE晶振下方同样做接地屏蔽处理。走时偏快偏慢还和温度有关极端环境下可以改成外部有源32.768kHz振荡器或者用MCU内部高精度校准机制做温度补偿。4.4 晶振相关故障速查表故障现象可能原因排查与解决建议上电后程序不启动外部晶振未使能、虚焊、电容不匹配检查固件配置补焊按CL值重选电容程序能跑串口乱码晶振频偏、PLL配置错误MCO测频核对负载电容和波特率配置运行一段时间后死机晶振虚焊、过驱老化、内部损伤降低驱动强度换晶振检查焊接低温下起振困难晶振温漂大、负性阻抗余量不足换工业级晶振降低ESR减小外部电容低功耗RTC走时不准LSE负载电容不匹配、布局干扰按规格书选电容围地隔离等待RDY示波器一接晶振就停振探头电容加载用低电容探头或MCO输出测量晶振频率偏高实际负载电容偏小增大外部电容或重算杂散电容晶振频率偏低实际负载电容偏大减小外部电容电磁干扰测试超标晶振布局靠近接口、无屏蔽晶振区域加Guard Ring远离板边排查晶振问题时养成一个好习惯每次测试只动一个变量。换电容、换电阻、换晶振、改布局一次只改一项改完再测频和看波形这样能快速定位问题出在哪一层。多变量同时乱改最后只会得到一堆无法解释的测试数据。最后分享一点个人经验做晶振电路设计我最深的体会是给振荡回路留足“设计余量”。时钟这种东西不起振、频偏、老化的坑往往到批量后才暴露。之前处理过一批板子冬天低温和夏天室温表现完全不一样后来发现是LSE晶振的负性阻抗余量不够换了一颗ESR更低的晶振就好了。所以选型时别只看频率和精度ESR、CL、温漂这几个参数一个都不能省PCB布局上宁可用地包围晶振区域也不要让信号线绕远路。这样真正省时间的不是画图的过程而是生产阶段不会因为你埋下的时钟隐患反复来回折腾。
阅读完成 · 觉得有帮助？
