★ FEATURED ARTICLE 1. 从一颗继电器说起为什么我要写计算机架构第一次接触“计算机架构”这个词很多人脑子里浮现的是一堆芯片、电路板和风扇。但如果你真的拆开过一台老式计算机或者用仿真软件搭过一个最简单的CPU模型你会发现它的本质其实特别朴素——就是一堆开关按照特定规则在不停地开合。我最早是在做计算机组成原理实验的时候用Quartus画原理图搭了一个极简的累加器电路当时盯着波形图看了整整一个下午才真正理解“程序存储”和“指令执行”到底是怎么回事。那种感觉就像你第一次知道原来手机屏幕上的每一个像素背后都是无数个晶体管在精确到纳秒级别的协同工作。这篇内容我想聊的是计算机架构的底层逻辑具体聚焦在CPU、控制器、累加器这三个最核心的部件上。为什么选这个切入点因为不管你后面是学分布式架构、微服务架构还是做嵌入式开发、FPGA设计甚至只是想知道为什么12代CPU和手机CPU天梯图的排名会有差异底层的那套运行机制是不变的。理解了累加器怎么工作、控制器怎么发号施令、CPU怎么一步步执行指令你再看那些上层架构会有一种“原来都是从这儿长出来的”通透感。适合谁来读如果你是计算机专业的学生正在被“计算机组成原理”折磨或者要选本科毕设题目但不知道从哪下手这篇内容能帮你把课本上那些零散的知识点串成一条线。如果你是从软件转硬件的开发者想搞清楚自己写的代码到底在硬件层面发生了什么那更好我会尽量用生活化的类比把电路逻辑讲清楚。哪怕你只是对“CPU里面到底有什么”感到好奇也能从这篇文章里得到一个完整的认知框架。需要提前说明的是我会基于常见的教学模型和实践经验来补充细节比如累加器的具体工作流程、控制器的状态机设计思路、以及用Quartus做原理图仿真时的一些实操技巧。这些内容在标准教材里往往讲得比较抽象我会尽量把它们落到具体的操作和参数上。2. 计算机架构的底层逻辑从需求倒推设计2.1 为什么计算机需要“架构”这个概念很多人会问一个问题我写Python代码调用一个函数计算机就出结果了中间到底发生了什么这个问题如果往下追会经过解释器、操作系统、指令集、微架构最后落到门电路和晶体管上。而“架构”这个词就是用来描述从指令集到硬件实现这一整条链路的组织方式。打个比方架构就像一栋大楼的设计图纸。指令集是你告诉施工队“我要在这里开一扇门”微架构是施工队决定用什么样的砖、什么样的门框来实现这扇门。同样一个“开门”的指令不同施工队可以用不同的材料、不同的工艺但最终效果都是门能开。这就是为什么同样是x86指令集Intel和AMD的CPU内部实现可以完全不同但都能跑同样的程序。计算机架构的核心任务其实就两个定义指令集和设计硬件实现。指令集是软件和硬件之间的契约它规定了“有哪些指令可以用”“每条指令操作什么数据”“结果放在哪里”。硬件实现则是用具体的电路去兑现这个契约。控制器和累加器就是兑现契约过程中最基础的两个角色。2.2 累加器计算机的“草稿纸”累加器这个概念初学者最容易把它想复杂。其实你可以把它理解成一张草稿纸。你在做数学题的时候算完一步会把中间结果写在草稿纸上下一步再从这个结果继续算。累加器就是CPU内部用来暂存中间结果的寄存器而且它往往还兼任算术运算的一个操作数来源和结果去向。为什么叫“累加器”因为在最早的计算机模型里它最常用的操作就是累加——把内存里的一个数和累加器里的数相加结果再放回累加器。比如你要计算12345累加器先存1然后加2得3再加3得6再加4得10再加5得15。整个过程累加器就像一个不断更新的“当前总和”。但累加器的作用远不止加法。在典型的教学模型机里累加器通常是CPU内部唯一一个可以直接参与算术逻辑运算的通用寄存器。这意味着任何运算至少有一个操作数必须来自累加器结果也往往写回累加器。这种设计虽然简单但非常高效因为它减少了指令编码的复杂度也让数据通路变得清晰。从硬件角度看累加器就是一组触发器加上一些控制门。触发器负责存储二进制位控制门负责决定什么时候把外部数据加载进来、什么时候把当前值送出去。我当初用Quartus画累加器原理图的时候最直观的感受就是它真的就是一个带使能端的寄存器使能信号来了就更新没来就保持。2.3 控制器整个系统的“指挥家”如果说累加器是草稿纸那控制器就是那个告诉你“下一步该算什么”的人。控制器负责从内存中取出指令、翻译指令、然后产生一系列控制信号去驱动其他部件工作。它不直接参与运算但没有它所有部件都不知道什么时候该干什么。控制器的设计有两种主流思路硬布线控制和微程序控制。硬布线控制是用组合逻辑电路直接产生控制信号速度快但设计复杂一旦指令集改了就得重新设计电路。微程序控制则是把控制信号存储在一个特殊的存储器里每条指令对应一段微程序执行指令就是执行对应的微程序。这种方式灵活但速度稍慢。在教学模型机里微程序控制更常见因为它更容易理解和修改。你可以把微程序想象成一份“操作手册”控制器按照手册一步步执行。比如“取指令”这个微操作手册上写着把PC的值送到MAR发读信号给内存把内存数据送到IRPC加1。控制器就按照这个顺序依次发出对应的控制信号。我实际做实验的时候发现控制器的设计难点不在于单个控制信号的产生而在于时序。什么时候发信号、信号持续多久、多个信号之间的先后关系这些都必须严格定义。如果时序错了比如在内存还没把数据准备好的时候就读取那读到的就是垃圾值。这也是为什么仿真的时候要特别关注时钟周期和建立保持时间。2.4 CPU把累加器和控制器装进一个盒子里CPU就是中央处理单元它把控制器、累加器、其他寄存器、算术逻辑单元ALU以及内部总线全部集成在一起。从外部看CPU就是一个黑盒子你给它指令和数据它给你结果。但从内部看它是一条精密的数据通路数据在各个寄存器之间流动控制器在旁边指挥。一个典型的CPU执行一条指令的过程可以分为几个阶段取指、译码、执行、访存、写回。取指阶段从内存读取指令到指令寄存器译码阶段控制器分析这条指令要做什么执行阶段ALU进行运算访存阶段如果需要访问内存就进行读写写回阶段把结果写回寄存器。累加器在这个过程中往往扮演“执行阶段的操作数”和“写回阶段的目标”两个角色。理解了这个流程你再看现代CPU的那些技术——流水线、乱序执行、分支预测、多核——其实都是在优化这个基本流程。流水线是把多个指令的不同阶段重叠起来乱序执行是让不相关的指令提前做分支预测是猜下一步该取哪条指令。底层的那套“取指-译码-执行”逻辑从最原始的单周期CPU到现在的12代酷睿本质上没有变。3. 核心部件拆解累加器、控制器与CPU的协同工作3.1 累加器的硬件实现与操作细节累加器在硬件上通常由一组D触发器构成每个触发器存储一位。一个8位累加器就是8个D触发器并排共享同一个时钟信号和使能信号。当使能信号有效且时钟边沿到来时输入端的数据被锁存到触发器中输出端更新为新值。累加器的输入通常来自两个地方ALU的运算结果和外部数据总线。输出则送到ALU的一个输入端和外部数据总线。这种双向连接让累加器既能接收运算结果也能把数据送出去参与下一次运算。在实际操作中累加器的控制信号一般包括加载信号决定是否从外部加载数据时钟信号决定什么时候更新输出使能决定是否把当前值送到总线我踩过的一个坑是忘记给累加器加输出使能导致它一直往总线上送数据和别的部件冲突。在Quartus仿真里表现为总线上的值一直是红色的“X”表示不确定状态。后来加了三态门控制才解决。这个经验告诉我任何连接到总线的部件都必须有输出使能控制否则总线会被多个源同时驱动导致电平冲突。累加器的位数决定了它一次能处理的数据范围。8位累加器最大表示25516位最大表示65535。如果你要做32位加法要么用32位累加器要么用两个16位累加器配合进位标志分两次算。这也是为什么早期的计算机有8位、16位、32位、64位之分——位数越多一次能处理的数据越大但硬件成本也越高。3.2 控制器的状态机设计思路控制器本质上是一个有限状态机。它有一组状态每个状态对应一个时钟周期在每个状态下发出特定的控制信号然后根据条件跳转到下一个状态。设计控制器的第一步是定义指令周期。最简单的模型把每条指令的执行分为取指周期和执行周期。取指周期对所有指令都一样从PC指向的内存地址取指令PC加1。执行周期则根据指令类型不同而不同。第二步是为每个周期分配状态。比如取指周期可以拆成三个状态T0把PC送到MART1发读信号并等待内存T2把内存数据送到IR并PC加1。每个状态持续一个时钟周期状态之间的跳转由时钟驱动。第三步是定义每个状态下的控制信号。在T0状态控制器需要发出“PC输出使能”和“MAR输入使能”两个信号。在T1状态发出“内存读信号”。在T2状态发出“内存输出使能”和“IR输入使能”以及“PC加1信号”。我实际画状态转移图的时候最大的感受是状态划分越细控制信号越简单但指令执行需要的时钟周期越多。这是一个典型的面积与速度的权衡。教学模型机通常选择较细的划分因为容易理解实际CPU则会做各种优化比如把取指和执行重叠起来。还有一个容易忽略的点是中断和异常的处理。控制器需要能够响应外部中断信号在当前指令执行完后跳转到中断服务程序。这需要在状态机里增加中断检测状态并保存当前PC值。虽然教学模型机往往简化这部分但理解这个机制对后续学习操作系统和嵌入式开发非常重要。3.3 CPU内部数据通路的搭建要点CPU内部数据通路是把累加器、ALU、寄存器组、总线连接起来的网络。搭建数据通路的核心原则是任何时刻一条总线只能有一个部件在驱动。以最简单的单总线CPU为例所有部件都挂在一组公共总线上。累加器要把数据送到ALU就先让累加器输出使能ALU输入选择累加器然后ALU做运算结果再通过总线写回累加器。整个过程需要多个时钟周期因为总线一次只能传一个数据。如果换成双总线或三总线结构可以同时传输多个数据速度更快但硬件更复杂。现代CPU内部其实有非常复杂的多端口寄存器堆和多条内部总线但基本原理是一样的。我在搭数据通路时总结了几条经验先画框图再画电路把每个部件的输入输出标清楚避免连线时漏掉控制信号总线命名要规范比如用DB表示数据总线AB表示地址总线CB表示控制总线方便查错每个部件都加使能控制不管是寄存器还是ALU输出到总线前都要有三态门时钟信号统一分配所有时序部件共用同一个时钟避免时序混乱这些经验在后来做FPGA开发和数字电路设计时同样适用。数据通路的设计思路是通用的只是规模不同。3.4 指令执行全流程拆解我们拿一条最简单的加法指令ADD R1来走一遍完整流程。假设这条指令的含义是“把内存地址R1处的数据和累加器相加结果存回累加器”。取指阶段控制器把PC的值送到MAR存储器地址寄存器控制器向内存发读信号内存把对应地址的指令码送到MDR存储器数据寄存器控制器把MDR的值送到IR指令寄存器PC加1指向下一条指令译码阶段控制器分析IR中的操作码识别出这是一条ADD指令控制器确定操作数地址来自IR中的地址字段控制器进入执行周期执行阶段控制器把IR中的地址字段送到MAR控制器向内存发读信号内存把操作数送到MDR控制器把MDR的值送到ALU的一个输入端累加器的值送到ALU的另一个输入端ALU执行加法运算运算结果写回累加器更新状态标志如进位标志、零标志整个过程涉及PC、MAR、MDR、IR、ALU、累加器六个部件的协同控制器需要发出十几个控制信号。如果时钟频率是1MHz每个时钟周期1微秒这条指令可能需要5到10个时钟周期也就是5到10微秒。现代CPU的主频是几GHz每个时钟周期不到1纳秒而且通过流水线技术可以同时执行多条指令的不同阶段所以一秒钟能执行几十亿条指令。理解了这个流程你再看“CPU智能核心调度”“12代CPU大小核架构”这些概念就会明白它们都是在优化这个基本流程的不同环节。大小核调度是在指令分发层面做优化智能核心调度是在任务分配层面做优化但底层还是取指、译码、执行那一套。4. 从理论到实践用Quartus搭建一个极简CPU模型4.1 实验环境准备与工具选型如果你真的想动手验证上面这些理论我推荐用Quartus Prime配合原理图输入的方式做一个极简CPU。为什么选Quartus因为它对教学场景友好原理图输入直观仿真工具也够用。当然你也可以用Logisim、Vivado或者ModelSim工具不是关键关键是理解设计流程。Quartus的安装这里不展开网上教程很多。安装完后新建一个工程选择一款Cyclone系列的FPGA芯片作为目标器件。如果你只是做仿真不打算下载到实际硬件芯片型号随便选一个就行。工程建好后新建一个Block Diagram/Schematic File就可以开始画原理图了。我建议从最基础的部件开始画先画累加器再画ALU再画控制器最后连成完整的数据通路。不要一上来就画整个CPU那样容易乱。4.2 累加器模块的原理图设计与仿真累加器模块可以用一个8位寄存器加三态输出缓冲器实现。在Quartus的原理图库里找dffD触发器和tri三态门。把8个D触发器并排时钟端连在一起使能端连在一起数据输入端分别接8位数据输出端分别接三态门的输入端三态门的输出端连在一起作为累加器的输出。控制信号有三个clk时钟、load加载使能、oe输出使能。当load为高且clk上升沿到来时累加器更新当oe为高时累加器输出到总线。画完后新建一个Vector Waveform File做仿真。给clk加一个周期性的时钟信号给load和oe加不同的激励观察累加器输出的变化。我当初仿真的时候发现如果load信号在时钟上升沿附近变化输出会出现亚稳态。解决办法是让load信号在时钟低电平期间变化保证在上升沿到来前已经稳定。这个仿真让我直观理解了建立时间和保持时间的概念。建立时间是数据在时钟边沿到来前必须稳定的最短时间保持时间是时钟边沿到来后数据必须继续保持的最短时间。如果违反这两个时间要求触发器的输出就可能进入不确定状态。4.3 控制器模块的状态机实现控制器模块可以用有限状态机的方式实现。在Quartus里可以用原理图加状态机编辑器也可以直接用硬件描述语言写。为了直观我建议先用状态机编辑器画出状态转移图再生成电路。状态定义如下S0取指PC送到MARS1发读信号等待内存S2内存数据送到IRPC加1S3译码根据操作码跳转到不同执行状态S4执行ADD操作数地址送到MARS5发读信号等待内存S6内存数据送到ALU累加器送到ALUS7ALU结果写回累加器回到S0每个状态持续一个时钟周期。状态之间的跳转由时钟驱动跳转条件由当前状态和指令操作码决定。我实际画的时候发现状态机的输出逻辑比较复杂因为每个状态要发出不同的控制信号。我的做法是给每个控制信号单独画一个组合逻辑电路输入是当前状态和操作码输出是控制信号。这样虽然电路看起来多但逻辑清晰容易调试。仿真的时候要特别注意状态跳转的条件。比如从S3跳到S4还是跳到其他状态取决于IR中的操作码。如果操作码判断逻辑写错了指令就会执行错误。我建议在仿真时把所有可能的操作码都试一遍确保每条指令都能正确执行。4.4 数据通路连接与整体仿真把累加器、ALU、控制器、PC、MAR、MDR、IR这些模块画好后用总线把它们连起来。数据总线用8位宽地址总线也用8位宽。控制信号从控制器连到各个模块。连接的时候要注意所有模块的时钟端连到同一个时钟源所有输出到总线的模块都要有三态门控制信号的命名要一致避免连错总线上的位宽要匹配8位对8位不能8位对16位整体仿真的时候先加载一段简单的程序到内存。比如地址0LOAD 5 ; 把地址5的数据加载到累加器 地址1ADD 6 ; 把地址6的数据加到累加器 地址2STORE 7 ; 把累加器结果存到地址7 地址3HALT ; 停机 地址510 ; 数据10 地址620 ; 数据20运行仿真观察累加器的值是否从0变成10再变成30最后地址7的值是否变成30。如果结果正确说明你的CPU模型能正常工作。我当初第一次跑通的时候特别兴奋虽然只是一个极简模型但那种“我造了一台计算机”的感觉很真实。后来我又加了跳转指令、条件分支、中断处理逐步完善成一个能跑简单程序的小CPU。这个过程让我对计算机架构的理解从课本上的文字变成了脑子里的电路图。5. 常见问题与排查技巧实录5.1 仿真结果全是红色X怎么办这是Quartus仿真最常见的问题。红色X表示信号处于不确定状态通常是因为某个部件的输出没有被正确驱动或者多个部件同时驱动总线导致冲突。排查步骤检查所有连接到总线的部件是否都有输出使能控制检查是否有部件的输入悬空没有连接到任何信号检查时钟信号是否正常有没有忘记连接时钟检查复位信号是否有效寄存器是否被正确初始化我遇到最多的情况是忘记给某个寄存器加输出使能导致它一直驱动总线。解决办法是给每个输出到总线的部件都加三态门并且确保同一时刻只有一个三态门使能。5.2 指令执行结果不对怎么定位如果仿真能跑但结果不对说明数据通路或控制器逻辑有问题。定位方法是从后往前查先看累加器的值对不对再看ALU的输出对不对再看操作数有没有正确送到ALU最后看控制器有没有发出正确的控制信号。我常用的技巧是在关键节点加探针把中间信号引出来观察。比如在ALU的两个输入端各加一个探针看操作数是不是预期的值。如果操作数不对再往前查是内存读错了还是地址送错了。还有一个常见问题是时序竞争。比如控制器在同一个时钟周期内既发出读内存信号又发出写累加器信号但内存数据还没准备好导致累加器写入的是旧值。解决办法是把这些操作分到不同的时钟周期或者调整控制信号的时序。5.3 常见问题速查表问题现象可能原因排查方法解决办法仿真全是红色X总线冲突或信号悬空检查三态门使能确保同一时刻只有一个驱动源累加器值不变加载信号没接或时钟没连检查load和clk信号补上缺失的连接指令执行错位PC更新逻辑错误观察PC值变化修正PC加1或跳转逻辑内存读出错误地址或读信号时序不对检查MAR和读信号调整时序增加等待周期状态机卡死跳转条件永远不满足检查状态转移条件修正条件逻辑或增加默认跳转ALU结果错误操作数选择或运算逻辑错检查ALU输入和功能码修正选择逻辑或运算电路5.4 独家避坑经验第一条先仿真单个模块再连整体。我见过很多人一上来就把整个CPU画完然后仿真结果一堆错误不知道从哪查起。正确的做法是每个模块单独仿真通过后再连接这样出错时能快速定位是哪个模块的问题。第二条给关键信号加标签。在原理图里给总线、控制信号、时钟都加上清晰的标签不要用默认的pin_name。后期调试的时候清晰的标签能帮你快速找到信号。第三条保存多个版本。每完成一个功能就保存一个版本比如cpu_v1_basic、cpu_v2_add、cpu_v3_jump。这样如果新功能引入bug可以回退到上一个能工作的版本对比。第四条时钟频率不要设太高。仿真的时候时钟周期设长一点比如100ns给信号足够的稳定时间。等逻辑验证正确后再逐步提高频率观察时序余量。第五条善用波形对比。把预期波形和实际波形放在一起对比差异点往往就是问题所在。Quartus的波形编辑器支持保存预期波形仿真后直接对比。6. 从累加器到现代架构这条路的延伸方向6.1 流水线技术的基本思路单周期CPU每条指令需要一个完整的时钟周期时钟周期必须足够长以容纳最慢的指令。流水线技术把指令执行拆成多个阶段每个阶段用独立的硬件处理不同指令的不同阶段可以重叠执行。比如经典的五级流水线取指、译码、执行、访存、写回。理想情况下每个时钟周期完成一条指令吞吐率提高五倍。但流水线会带来冒险问题。数据冒险是后一条指令需要前一条指令的结果但结果还没写回控制冒险是分支指令还没决定跳不跳下一条指令已经取进来了。解决办法包括数据前递、流水线停顿、分支预测等。这些技术在《计算机组成与设计》那本书里有详细讲解我这里不展开但你要知道它们都是在基本数据通路上的优化。6.2 从单核到多核的演进逻辑单核性能的提升遇到瓶颈后工程师们转向了多核。多核就是把多个CPU核心集成到一个芯片上每个核心有自己的累加器、控制器和ALU共享缓存和内存。操作系统把任务分配给不同的核心并行执行从而提高整体吞吐率。但多核也带来了新问题缓存一致性。多个核心可能同时访问同一块内存如果一个核心修改了数据其他核心的缓存必须更新或失效。这需要复杂的缓存一致性协议比如MESI协议。理解这些协议的前提还是理解单个核心的基本工作原理。6.3 学习路径建议如果你对计算机架构感兴趣想继续深入我建议的路径是先用Quartus或Logisim搭一个单周期CPU理解基本数据通路然后改成多周期CPU理解状态机和时序控制再改成流水线CPU理解冒险和优化最后看RISC-V或MIPS的开源实现理解工业级设计每一步都要动手做不要只看书。架构这个东西看十遍不如画一遍。我当初就是靠反复画原理图和仿真波形才把那些抽象概念变成直觉的。6.4 一个值得尝试的毕设方向如果你正在找计算机专业的本科毕设题目基于FPGA的RISC-V处理器设计是一个很好的方向。RISC-V指令集开源、简洁适合教学和科研。你可以用Verilog或VHDL实现一个支持基本整数指令的五级流水线RISC-V核心然后在FPGA上跑一个简单的程序验证。这个题目的好处是工作量适中有明确的技术路线能体现你对计算机架构的理解而且RISC-V是当前的热点写在简历上也有加分。我见过几个学弟做这个方向最后都拿到了不错的成绩。我自己在搭完那个极简CPU之后最大的体会是计算机架构不是一门靠死记硬背的课它是一门靠动手才能理解的课。当你亲手让一个累加器正确累加、让一个控制器正确发号施令、让一条指令正确执行你对计算机的理解就不再停留在“黑盒子”层面了。你会知道每一次点击鼠标、每一次敲击键盘背后都是无数个晶体管在按照你设计的逻辑精确运行。这种感觉值得你花时间去体验。
阅读完成 · 觉得有帮助？
