★ FEATURED ARTICLE 在射频微波测试这个圈子里TRL校准从来不是什么新概念早在上世纪70年代就有人把整套方法系统性地整理出来了。但直到国产矢量网络分析仪陆续把TRL做进内建校准流程这个话题才真正从论文走进日常测试台。我第一次在国产VNA上跑TRL去嵌入连续两次校准结束回头看S11残差都有明显的周期性波纹跟SOLT校准完那种干净底噪完全是两个画风。折腾了差不多一周我才反应过来问题出在自己身上——我还用SOLT那套“选标准件—一键校准—完事”的思路去理解TRL仪器本身并没有毛病。TRLThru-Reflect-Line直通-反射-传输线去嵌入校准核心作用是利用直通、反射、传输线三类标准件把测试夹具、转接器、探针引入的寄生效应从测量结果中剥离把校准参考平面从同轴连接器端面一路推到DUT引脚端面。下面这篇文章我打算从误差模型讲起把TRL为什么比SOLT更适合夹具测量的底层逻辑说清楚然后完整走一遍国产VNA上的操作流程再聊聊校准件设计和高频排错的实操经验。适合正在做PCB夹具测量、片上器件测试的射频工程师也适合那些想试TRL但被各种细节卡住的人。1. 从SOLT到TRL夹具测量到底该换什么思路1.1 SOLT在夹具环境里的先天短板用VNA的人最先接触的校准方法一定是SOLT也就是短路-开路-负载-直通Short-Open-Load-Thru。在同轴测量场景比如测一根电缆、一个衰减器、一个滤波器接口都是N型或SMA连接器SOLT非常顺手。原因是同轴标准件可以做到很高的精度开路器的寄生电容、短路器的残余电感都能精确建模宽带负载的驻波比也足够低。仪器厂商在这些标准件上花了大量工艺成本用户只需要把它拧上去选中对应的校准套件定义一键校准。可一旦把测量对象换成PCB夹具、微带线、共面波导或者片上的裸芯片SOLT就开始露怯了。原因不难理解SOLT标准件的精度依赖“标准件的实际参数和定义文件里的参数完全一致”而精密同轴标准件能做到高度一致PCB上的开路器呢一个焊盘一个过孔一小段走线寄生电容无法精确控制你没法给它建一个准确的等效模型。负载呢PCB上做一个50欧姆贴片电阻接地过孔的寄生电感会让它在高频偏离50欧姆很远。换句话说SOLT在夹具环境里的标准件定义本身就不准校准等于建立在一个不可靠的基准上。打个比方SOLT像用一把刻度精确的卷尺去量布卷尺刻度必须非常准TRL则像用一根已知长度的杆子去测距离杆子本身并不需要刻满刻度只要长度关系确定就行。在夹具测量里要做出“刻度精确”的SOLT标准件几乎不可能这就是它先天不适用的本质原因。1.2 TRL的核心优势参考平面可以被“带”到DUT端TRL的思路完全不同。它不要求标准件精确等于某个阻抗值只要求三类标准的几何关系是确定的直通就是一段尽量短的连接传输线就是一段知道相对长度的线反射端就是反射系数接近1的端面。由于只依赖长度和连接关系校准基准可以做得非常干净。更重要的是TRL的校准参考平面天然落在Thru标准件的中心。这意味着如果你把校准件设计在PCB上让Thru的几何中心和你的DUT参考平面一致校准完成后VNA就能直接显示出以DUT边缘为参考的S参数。这就是“去嵌入”的含义——不需要额外建夹具模型也不需要后期做数学剥离校准操作本身就完成了去嵌入。注意这里说的“不需要额外建模”是相对SOLT而言的。TRL不需要标准件的集总参数模型但Thru和Line的电长度延时必须在校准件定义里填对这依然算是一种“建模”只是模型简单得多只涉及几何长度和传播速度。2. TRL误差模型拆解Thru、Line、Reflect各自在解什么方程2.1 十二项误差模型和八项误差模型之间差了什么VNA的系统测量误差通常用12项误差模型描述包括方向性、串扰、源匹配、负载匹配、反射追踪、传输追踪正向和反向各一套。SOLT校准通过测短路、开路、负载、直通四个标准件列出足够多的方程把这12项全部解出来。TRL采用的是8项误差模型比12项少掉的部分是正向和反向的串扰隔离度误差。这其实是一个工程上的取舍大多数无源夹具和芯片测量场景中两个端口之间的泄漏串扰远小于被测信号忽略它不会带来可观测的误差。而12项模型需要的隔离度校准在夹具环境里实现起来很麻烦收益却很小。TRL在无泄漏假设下通过数学变换把部分反射项合并最终需要求解的独立误差项被压到8个这就是它在标准件数量上比SOLT更精简的原因。2.2 为什么Thru和Line两次测量能把误差项解出来要理解TRL为什么能用三个标准件解出这么多误差项最直观的办法是从“已知多少、未知多少”入手。把误差模型用信号流图表示出来后双端口VNA在正向和反向两个方向的系统误差可以被归纳为两类与端口反射有关的项以及与两端口之间传输有关的项。校准时VNA先测Thru。Thru的S参数在数学上是一个简单的传输矩阵。然后测Line。Line和Thru的唯一区别是多了一段电长度为θ、特性阻抗为Z0的传输线。这两个测量结果联立起来相当于把一个已知的纯相移当作约束条件反推出两个端口各自的误差参数。误差项在两次测量中是耦合出现的而Thru/Line之间那条已知的相位差刚好给方程组提供了独立的约束误差项因此能被唯一解出来。这里我不打算把矩阵推导全部写出来工程师实际使用中也不需要手算这些仪器内部算法已经帮你算完。但你需要记住一个结论只要Thru和Line的电长度差足够明确而且Line的相位偏移落在合理范围误差项的解就是稳定的。一旦电长度填错或者Line的相位条件不满足解出来的误差项会剧烈跳动反映在校准结果上就是S11残差出现波浪形纹波。2.3 20度到160度单条Line的带宽上限从哪来TRL对Line的电长度有硬性要求在目标频段内Line相对于Thru的相位偏移最好在20°到160°之间保险一点的话工程上常取30°到150°。为什么是这个范围如果相位偏移太小比如只有几度Line和Thru在电学上几乎没有区别方程组接近奇异求出的误差项对噪声极其敏感如果相位偏移太大超过180°相位本身会产生方向歧义——Line里多出来的到底是正向的相移还是负向的相移算法会分不清。工程上留出余量把上限压到160°避免接近90°周期边界带来的数值问题。这个范围决定了单条Line的覆盖频带约为8:1。举个例子在某介质里一条Line在1GHz时相位偏移是90°那么在约0.22GHz时相位会降到20°在约1.78GHz时相位会升到160°。也就是说这条Line能覆盖0.221.78GHz高端除以低端约等于8。这也是为什么宽带TRL校准需要多条不同长度的Line每条负责一个子频段仪器内部再把结果拼接起来。3. TRL校准件设计从材料选型到PCB Layout的完整要点3.1 Thru能短就短延时必须精确Thru在PCB上就是一段连接两个端口的微带线。设计上的第一原则是短——电长度越短越好理想情况是零延时。但实际不可能做到零所以你必须在校准件定义里填上它的电延时。这个延时一般用皮秒ps表示延时计算公式τ L × √εeff / c其中L是物理长度εeff是有效介电常数c是光速。举个例子一段10mm长的微带线取εeff3那么τ0.01×1.732/3×10^8≈57.7ps。别小看这个参数实际工作中大量TRL校准异常都是延时填错导致的。填错几百飞秒低频也许看不出问题到高频段就是明显的相位偏移。Thru还有一个隐形要求特性阻抗要和被测系统一致。如果Thru的特性阻抗是43Ω而DUT系统是50Ω校准后测出的结果会带有一个阻抗归一化的偏移解释数据时会很痛苦。设计完Thru之后有条件的话用TDR时域反射计确认一下实际特性阻抗比直接信任计算值稳妥得多。3.2 Line长度计算与多Line分段时的重叠设计Line的长度计算是校准件设计的重点。给定工作频段[f_low, f_high]单条Line最好的做法是把电长度设计成在频段几何中心附近对应90°相位偏移。比如某频段中心频率是fc介质波导波长λg已知那么Line应该比Thru长λg/4。多Line分段时原则也类似但有两个容易被忽略的细节。第一相邻Line的频段之间要有重叠不能刚好在边界切开。我见过有人在2GHz和4GHz两条Line交界处留了缝结果校准曲线在边界点跳变。重叠范围一般取子频段的20%到30%让VNA内部有足够的余量做平滑过渡。第二重叠区域内的校准结果应该互相吻合如果两条Line各自校出来的数据在重叠区出现台阶说明其中一条Line的延时定义或特性阻抗有问题。下面用一个简单的表格梳理Thru、Line、Reflect三者的设计要点标准件核心设计参数最常见翻车点Thru电延时、特性阻抗延时填错单位、阻抗不匹配Line相对Thru的电长度、介质波长长度超出20°160°相位窗口Reflect开路或短路类型、端面一致宽带寄生参数引起相位偏移过大3.3 Reflect不需要精确值但也有两个翻车点TRL对Reflect最友好的地方在于它不要求你精确建模这个标准件。因为算法只关心反射系数的幅度是否接近1以及它的相位落在哪个半平面。用短路器时理论相位是180°用开路器时理论相位是0°。实际PCB上的开路端有寄生电容短路端有过孔电感相位会偏离理想值但只要偏离不超过±90°算法都能应付。那为什么Reflect还是容易翻车两个原因。第一宽带场景下开路端的寄生电容会让相位随频率快速变化可能在某高频点偏离超过90°校准结果在这个频点附近开始发散。这种情况下换成短路器往往更稳因为过孔电感的相位偏移通常比开路寄生电容小。第二Reflect两侧必须对称。如果两个端口分别接两个差异较大的Reflect标准件误差模型里关于两端对称性的假设就被破坏校准后S12和S21会在特定频率上变得不一致。3.4 基板介质与工艺一致性校准件被低估的变量校准件基板还有几个实际工艺坑要避开。介质损耗角正切会影响Line上信号幅度材料批次不一致会导致εeff漂移进而影响电延时线宽和线距的公差会影响特性阻抗接地过孔密度不够会造成地弹效应尤其在宽带校准件里会出现明显的共模寄生。我的建议是做校准件PCB时尽量和DUT用同一批基板、同一套工艺这样校准参考面的特性才和实际测量环境一致。拿到板材后先做一个TDR检查确认线宽、特性阻抗和εeff都符合预期再投入建模。板材的一致性看起来不是电路设计问题但在TRL校准里它直接决定你那些“标准件定义”到底准不准。4. 国产VNA上完成TRL校准的完整操作链路4.1 校准前的硬件准备与线缆管理开始校准之前有几件容易被忽视的准备工作。第一是预热。VNA内部的变频模块、本振经过冷机后频率会有漂移正式测量前至少预热30分钟再执行校准。第二是线缆固定。TRL对连接重复性非常敏感测试线缆在校准过程中一旦弯折角度发生变化测出来的S11残差就会带上周期性波纹。我习惯把线缆用支架固定住从校准到测量全程不碰它。第三是扭力。连接器的拧紧扭矩要一致SMA连接器一般用8磅·英寸左右的扭力扳手。拧不紧的连接器在校准和测量之间的微小阻抗变化会被TRL的误差项放大最后体现在测量结果里就是莫名其妙的抖动。4.2 校准件参数定义单位字段是最容易踩的坑国产VNA和进口仪器在界面上差异很大但校准件定义的逻辑是相通的。你需要为每件标准件填写类型Thru/Reflect/Line、电延时ps、阻抗通常50Ω或75Ω、以及Reflect类型开路或短路。有的国产仪器把“电延时”呈现为“相位偏移”或“传播延时”字段名不一样但意思一样。这里有个容易踩的坑单位。有些仪器用皮秒有些用飞秒还有的用物理长度加介质常数来表示。我在某台国产设备上就遇到过显示单位是毫米但因为不知道内部默认的介质常数是多少填完延时后校准结果在高频完全飞掉。填参数之前务必看清楚单位栏不确定的时候拿一个已知长度的标准件试算一遍从结果反推软件默认的εeff。4.3 TRL校准向导的流程与IF带宽选择现代国产VNA基本都提供了TRL校准向导操作大体是设置频率范围、IF带宽、扫描点数然后在标准件列表里选择要使用的Thru、Reflect、Line按照向导提示依次连接标准件每接一个按一次测量。多Line校准会分多个频段仪器会自动用不同Line校准不同频段再拼接。IF带宽的设置值得多说一句。IF带宽越窄噪声越低但扫描时间越长。TRL校准属于高精度测量一般建议把IF带宽设在100Hz到1kHz之间。低频段校准Line时信噪比天然不高IF带宽太宽会让相位抖动直接进入误差项校准完不干净。如果是产线测试时间压力大可以把IF带宽放宽到3kHz但校准质量会打折扣这个取舍心里要有数。4.4 国产VNA与进口仪器的操作差异及应对思路我接触过的国产VNA和进口仪器相比TRL流程上最大的差异是标准件定义的“灵活度”。进口高端仪器的自定义标准件非常开放几乎每个参数都能手填部分国产型号在界面上做了简化把一些默认值藏在后台比如假设Thru为0延时或者自动取某一介质常数。对90%的场景这是好事但对做精密校准件的人来说找不到修改入口会非常难受。如果你遇到这种情况一个可行的办法是先按向导默认值校准再从校准结果曲线反推标准件的实际延时。S11残余波形的周期直接对应延时误差用这个反推值校准件定义再重新校一遍往往就能把精度拉回来。这个方法我后面会详细说。5. 校准结果是否可信验证方法、故障现象与定位逻辑5.1 三条验证指标决定能不能开测校准结束一定要做验证不要直接去测DUT。最常用的验证手段是重新接上Thru标准件观察S11和S22残差。一套合格的TRL校准在最大工作频率下S11残差应该低于-40dB实测做得好的能到-50dB以下。如果残差只有-25dB说明某个校准件定义有问题或者连接重复性差这时候测量结果不能信。第二条线是看S21的纹波。把Thru重新接上S21应该在0dB附近纹波幅度如果超过0.05dB就值得警觉。第三条线是用已知标准件做第三方验证比如精密衰减器或偏移短路。这个验证最可靠因为它是独立于校准件之外的检验。手头有的话一定要测一下再开测DUT。5.2 周期性波纹、高频发散、S21/S12不对称三类典型故障的排查链路我实测下来TRL校准失败的现象集中在这三类各自的排查路径很不一样。第一类校准后S11周期性波纹。波纹周期随频率均匀分布像正弦波一样。这种几乎可以肯定是Thru或Line的电延时定义错误。反推办法是记录波纹峰谷之间的频率间隔Δf延时误差Δt≈1/(2×Δf)。比如波纹峰谷间隔5GHz对应延时误差约100ps。把Line的延时在软件里加上100ps再校一次波纹就会消失。这个方法思路并不复杂关键是要多试两轮逐步逼近正确值。故障现象根因方向定位手段S11周期性波纹Thru/Line电延时定义错误波纹峰谷间隔反推延时误差高频段S11发散Line相位超过160°或低于20°检查Line长度与频段匹配S21/S12不对称Reflect端面不一致或Line有方向性检查校准件物理对称性第二类高频段S11陡然发散。这个一般是Line相位超出有效范围Line在该频点的相位偏移越过160°。解决办法是增加一条更短的Line覆盖高频段。比如1GHz的Line最多支撑到1.78GHz你要测到3GHz就必须补一条在更高频段相位处于90°附近的短Line。第三类S21和S12在校准后不对称。这种通常是Reflect标准件在两端不一致或者Line的标准件物理上有方向性。比如接头方向装反或者微带线两头过孔数量不同导致地回流路径不对称。Line本身的S21≠S12会让校准后的被测器件S21/S12永久性差几十毫分贝。这类问题排查起来最麻烦因为要回到PCB设计本身去看对称性。5.3 多段Line拼接边界的验证与处理如果你的测量频带超过8:1一段Line做不了完整的TRL校准必须用多段Line分段校准。分段时相邻Line的有效频带要有重叠重叠区不能太小否则VNA拼接时的平滑过渡不够稳定。一款四分段校准件覆盖100MHz到40GHz是我常年在用的一套设置。低频段用长Line高频段用短Line每个重叠区大约占子频段的四分之一。多段Line校准还有个技巧在校准完成后把两条Line分别作为被测件测量看S21曲线在重叠区是否一致。如果出现台阶说明其中一条Line的延时定义或阻抗有问题需要回到校准件定义里去查。把多段Line想象成用几把尺子量同一段路每把尺子只负责最准的那一段——只要两把尺子在重叠段的读数一致整个量程的可信度就很高。6. 去嵌入实测案例与长期使用积累的几条经验6.1 PCB衰减器实测去嵌入前后数据对比用一个具体案例来说明TRL的价值。我要测一个PCB上焊盘间贴片衰减器标称3dB的插入损耗。没有做TRL去嵌入时测到的S21是3.8dB左右——衰减器的3dB之外还叠了微带线夹具的损耗纹波明显。做完TRL去嵌入后参考平面被推到焊盘边缘测到的S21变成3.1dB纹波从±0.2dB降到±0.03dB。这个变化不是小修小补它直接决定了一批3dB衰减器能不能入库存。3dB标称值按工业标准一般容许±0.3dB用未去嵌入的数据判断可能把合格的料判成不合格也可能把不合格的料放过去。类似场景在射频模块的来料检验、PCB打样验证里非常普遍。TRL去嵌入不是锦上添花的操作它是把测量从“参考连接器端面”改成“参考器件端面”的关键一步。6.2 TRL在日常测试中的使用经验最后分享几条我长期在这套流程里攒下的经验供你参考校准件和DUT在同一片PCB上是我认为最优先的方案因为夹具环境和DUT环境的一致性最好。不要拿一套标准PCB校准件去测另一套工艺完全不同的DUT板板材差异会直接变成误差。Reflect优先用短路而不是开路尤其是在10GHz以上。开路端的寄生电容修正起来比较麻烦短路端的相位更接近理想值。每次校准前用无尘布蘸异丙醇清洁连接器端面。射频连接器脏污带来的阻抗扰动在TRL校准里会被当成系统误差解进去导致后续测量漂移。如果仪器配有电子校准件可以拿它和TRL校准结果在同一DUT上做交叉验证。两者差异大时多数情况先怀疑校准件定义再怀疑算法本身。保存数据时把校准件的延时、频段范围、IF带宽一起记录到文件头里。过两周回来分析数据时你会感谢自己当初记了这一笔。我在量产测试项目里就是这么做的。校准一次TRL耗时大概两分钟比SOLT稍长但换来的是测量结果从“大概能用”变成“可以直接写进检验报告”。对于做夹具测量的人来说这套时间花得非常值。
阅读完成 · 觉得有帮助？
