★ FEATURED ARTICLE 这周的W40新品周报我把三条方向完全不同的信息放到一起拆被动元件里的MLCC、功率链路里的GaN、射频前端的雷达方案。单看每一条都不算是炸裂级的大新闻但放在同一个时间窗口里面看硬件设计正在往哪儿走其实已经很清楚了——频率越来越快、封装越来越小、热越来越难散、供应商越来越喜欢直接给你整套方案而不是单颗料。村田那颗0201三端子低ESL MLCC普通工程师可能扫一眼觉得“就是个小电容”但它内部电极结构和常规MLCC完全不同卡的是高速数字电路供电去耦的真痛点瑞萨那颗650V双面散热GaN把氮化镓器件做成8×8mm的PQFN封装顶面和底面同时走热摆明了冲着服务器电源和车载充电机的高功率密度需求Qorvo的X/C波段雷达RF前端方案则已经跳出了“卖一颗芯片”的玩法直接打包天线到收发通道的参考设计。这三条信息适合谁看如果你在画高速数字板、在调电源拓扑、在做雷达收发链路本周这几条都值得花十几分钟认真扫一遍。下面我按被动元件、功率半导体、射频三个维度逐条展开最后聊点共性趋势和踩坑心得。1. 村田世界最小0201三端子低ESL MLCC小尺寸背后的电源完整性逻辑1.1 为什么是“三端子”低ESL到底从哪里来普通MLCC是两端子结构电流从一个端电极进去、从另一个端电极出来。这个过程中内部电极、端电极、PCB焊盘和过孔共同构成一个电流回路回路面积越大等效串联电感ESL就越大。在低频段这没什么问题但到了几百兆赫兹以上ESL引起的阻抗上升会直接毁掉去耦效果。三端子MLCC的结构完全不同它把内部电极分成两组电流从一侧端子流入后兵分两路分别流向对面的两个端子。等于把原来的单条电流路径拆成两条并联路径每条路径的环路面积都缩小了而且两路电流产生的磁场方向相反、互相抵消。所以三端子MLCC的ESL可以做到同尺寸普通MLCC的十分之一甚至更低。简单类比一下单车道窄路遇上瞬时车流会堵车改成双车道后车辆跑得又快又顺三端子就是把内部“车道”翻倍并让车流对称分流。村田这颗新品的关键词是“世界最小”和“0201”。0201封装是0.6mm×0.3mm也就是一粒细盐的大小。在这么大的封装里把三端子结构做出来还要保证容量不塌、绝缘可靠对介质薄层化和内部电极对准工艺的要求非常高。之前市面上三端子MLCC大多集中在0402、0603甚至更大尺寸0201级别一直是空白因为良率和容量做不上去。这次村田把这个尺寸补上了意味着超微型化的手机、TWS耳机、助听器、SiP模块也能用上低ESL去耦方案。1.2 高速数字电路为什么需要低ESL去耦电容很多工程师对去耦电容的理解还停留在“越多越好、越大越好”但真实的高速电源完整性设计早就不是这个玩法了。芯片在开关瞬间会产生极高的di/dt比如一颗200W的GPU核心电压1V左右满载电流可能超过200A负载瞬态变化率可以达到每纳秒几十安培。如果去耦电容网络的ESL太大电容无法在纳秒级时间内把电荷送到芯片引脚电压就会掉下去轻则信号抖动重则逻辑出错。这里有一个关键概念叫目标阻抗。电源分配网络PDN在某一段频率范围内需要把阻抗压到某个阈值以下才能保证电压噪声不超过芯片容忍范围。普通MLCC因为自身ESL的存在会在数百MHz左右开始失去去耦能力阻抗曲线往上翘。三端子低ESL MLCC的ESL更低自谐振频率更高可以把有效去耦频段推到GHz以上正好覆盖SerDes的电源敏感频段。我个人的经验是在PCIe Gen5/Gen6、DDR5、112Gbps SerDes以及HBM这类场景里板级去耦网络通常要分三层来布靠近芯片的die封装去耦由芯片厂商负责外围第一层用低ESL三端子MLCC抓高频第二层用大容量普通MLCC提供中频段电荷第三层才是板级Bulk电容和VRM。把三端子MLCC放进第一层是因为它带来的高频阻抗降低效果普通MLCC很难通过堆数量来等效。1.3 三端子MLCC的选型与Layout实操要点先说选型。三端子MLCC也有容量和耐压之分不能无脑买最大容量。高频去耦场景里通常选几百nF到1μF级别就够容量做的过大反而会因为内部电极层数多、等效电阻略增而影响高频性能。选型时重点看三份资料ESL频率曲线、自谐振频率、以及直流偏压特性。MLCC的容量会随着直流偏压升高而下降三端子结构也不例外这一点经常被忽视。再说Layout。三端子MLCC有一个非常容易踩的坑它的电流路径是“一侧进、两侧出”PCB走线和过孔的位置必须配合这个方向。如果连接器件的焊盘和过孔布得不对称或者有一侧的过孔没有打通到完整的电源平面电流就会偏流向一侧三端子结构的低ESL优势直接打折。我的建议是把三端子MLCC放在芯片电源引脚正下方的背面或者侧面过孔尽量靠近焊盘孔径不要超过0.3mm。器件的“输入端”焊盘连接电源平面“两个输出端”焊盘连接地平面过孔阵列要对称布置。不要在这颗电容旁边再拉很长的细走线电流路径越短、越宽越好。仿真时可以对比两端子与三端子MLCC在目标频段阻抗的差异你会发现三端子器件在数百MHz到GHz范围往往有5到10倍的阻抗改善。注意三端子MLCC在回流焊时方向性没有强制要求但Layout一定要保证电流路径对称。反向放置不会损坏器件但性能会退化这个在批量前就要通过仿真或实测确认。2. 瑞萨首款650V双面散热GaN8×8mm PQFN封装里的热与效率博弈2.1 650V GaN为什么值得单独关注GaN高电子迁移率晶体管不是新东西但瑞萨这次推的“首款650V双面散热GaN”在封装思路上有很强的信号意义。650V这个电压等级对应的是400V直流母线系统比如服务器电源的PFC级、LLC谐振变换器、车载充电机OBC、以及240W以上的USB PD快充适配器。在这些场景中传统硅MOSFET的开关速度已经逼近物理极限而GaN材料具备更高的临界击穿场强和更高的电子饱和速度所以能在同样耐压等级下做得更小、开关更快、损耗更低。做成双面散热封装的核心意义在于热。功率器件的损耗主要由导通损耗和开关损耗组成GaN的开关损耗比硅低很多但高频工作下单位面积的热流密度反而更大。如果热量不能及时从器件内部带走结温一旦超过150℃左右可靠性就会急剧恶化。传统功率封装热量主要从底部焊盘经过PCB铜皮和过孔散热热路径长、热阻高。双面散热封装在顶部也开出了散热通道相当于把原来的“单面瓶颈”变成了“双面通路”结到外壳的热阻可以显著下降。以8×8mm PQFN这种尺寸来说做到双面散热后理论上系统设计人员可以直接在器件顶部压一个导热垫、再连到散热器或金属壳体底部继续利用PCB铜皮散热。这种“上下同时出热”的设计特别适合服务器电源这种风道固定、功率密度极高的场景。2.2 双面散热封装的系统级散热设计要真正用好双面散热GaN不能只看器件本身得把散热路径看成完整的系统。底部散热路径相对成熟PQFN封装底部的裸露焊盘直接焊接到PCB上的铜皮区域铜皮下面打一排过孔过孔连接到内层甚至背面的散热铜皮。这里的关键是过孔阵列的热阻计算。普通0.3mm过孔填锡或树脂后热导率会不同填锡过孔的热导率大约在50W/m·K左右而普通过孔内部是空气热导率只有0.03W/m·K差距非常大。我见过不少设计为了省成本用过孔塞油工艺结果散热过孔里没有填铜或填锡热阻比预想高一倍多。顶部散热路径容易被忽略。很多工程师拿到双面散热封装第一反应是“那我贴个散热器不就行了”但顶部散热对接触材料的要求很苛刻。因为器件顶面和散热器之间需要绝缘又要导热通常会选氮化硼填充的导热垫或陶瓷垫片。导热垫的压缩率和厚度必须严格控制——垫太厚热阻大垫太薄又可能压到器件顶面金属层造成应力损伤。据我观察这类产品通常建议搭配1到2mm厚的导热垫压紧后的厚度不要小于原始厚度的70%。另外双面散热封装在系统里的安装方式也要提前规划。顶部散热器如果靠螺丝固定安装力矩要符合产品手册的推荐值过大可能把PQFN内部焊点压裂过小则接触热阻偏大。在车载和服务器这种有振动环境的场景还建议加装缓冲垫圈并做机械可靠性测试。2.3 驱动和Layout避坑指南GaN器件和硅MOSFET在驱动上有一个核心差异栅极耐压范围极窄。很多650V GaN器件的栅极推荐工作范围在-10V到7V之间而且开通阈值比较低。如果沿用硅MOSFET的驱动芯片负压过冲可能直接在栅极氧化层上打出一个永久损伤。所以选择驱动芯片时最好用为GaN优化的驱动器这类芯片通常内置了精确的栅极电压钳位。还有共源电感问题。GaN的开关速度极快di/dt可以到几千安培每微秒这时哪怕只有0.5nH的共源电感在开关瞬间也会产生几伏的压降直接影响栅极实际电压波形严重时会导致误开通甚至炸管。Layout阶段必须把功率回路和驱动回路分开布线源极到驱动芯片的地线要单独走不能和功率电流路径共用。再强调一点GaN的高dv/dt对EMI是巨大考验。桥式拓扑的开关节点电压变化率可以到每纳秒几十伏PCB寄生电容会把这些高频能量耦合到输入输出线缆上。建议在开关节点布置RC吸收电路其次在输入侧加共模电感必要的时候在PCB上预留共模噪声抑制的Y电容位置。2.4 应用场景与实测心得瑞萨这款650V双面散热GaN最典型的应用是钛金效率服务器电源。在PFC级用GaN替代部分硅超结MOSFET之后开关频率可以提到几百kHz同时保持很高的效率。LLC级用GaN则能缩小变压器体积配合平面变压器和矩阵变压器整个电源模块的功率密度可以做到每立方英寸150W以上。车载充电机OBC也是重点场景。OBC的输入是220V交流PFC后直流母线约400V副边通常是400V到800V的电池电压650V器件刚好覆盖。GaN的低反向恢复电荷在CrM或DCM模式PFC里优势非常明显效率能比硅方案高0.5到1个百分点。别小看这一个点在车载充电这种长时间满负荷运行的场景里对应的是实实在在的发热下降和寿命提升。实测方面我建议拿到样片后先做双脉冲测试DPT把开关损耗实测数据和datasheet的曲线做对比。双脉冲测试时要特别注意探头接地方式尽量用探头弹簧地线而不是长的鳄鱼夹地线不然测出来的开关波形会叠加观测噪声损耗算出来偏差很大。热测试一定要在过孔阵列做完、PCB有完整散热铜皮的条件下测裸板风冷的数据参考意义有限因为双面散热器件的实际性能高度依赖系统散热环境。提示GaN器件在焊接时对温度曲线比较敏感过高的回流峰值温度可能引起封装分层。建议峰值温度不要超过封装datasheet的耐受上限并且焊接后做X-Ray检查确认顶面散热焊盘与底部焊盘的焊接空洞率低于产品规格要求。3. Qorvo X/C波段雷达RF前端方案从单颗芯片到整套射频通道3.1 X/C波段雷达到底用于哪些场景C波段通常指4到8GHzX波段指8到12GHz。这两个波段在雷达应用里地位特殊波长处于微波与毫米波之间兼顾了探测距离和分辨率而且对雨雾天气的穿透能力比毫米波好设备体积又比S波段小得多。C波段的典型雷达是气象雷达很多气象监测网使用5.4GHz到5.6GHz频率用来观测降水云团的剖面结构。X波段更广泛船用导航雷达大多在9.2GHz到9.5GHz机场地面监视雷达和部分航管雷达也落在X波段。近年来无人机避障雷达、安防监控雷达、高端路侧感知雷达也开始大量采用X波段因为在这个频段既可以用较小的天线孔径获得足够的波束宽度也能用成熟的GaAs/GaN工艺做出功率足够的发射模块。相比77GHz毫米波X/C波段雷达的成本和设计难度明显更低对雨雾的衰减也更小探测距离更远。3.2 一套雷达RF前端由哪些模块组成Qorvo这次给的“RF前端方案”不能简单理解成一颗芯片。雷达射频前端从天线端口开始到中频或数字域结束通常由五块组成发射链路数字基带产生调制信号后经过上变频或者直接调制送入驱动放大器、末级功率放大器再经过发射滤波器馈送到天线。X波段雷达为了实现更远的探测距离末级PA通常需要几瓦到几十瓦的输出功率这就要用到GaN HEMT工艺因为GaAs在X波段很难同时做到高功率和高效率。接收链路天线接收到的微弱回波首先经过限幅器保护然后进低噪声放大器LNA。LNA的噪声系数直接决定了整机灵敏度X波段能做到0.8dB以下的LNA已经很优秀。LNA之后是带通滤波和下变频将射频信号搬到中频后交给ADC采样。频率源雷达对频率源的要求非常苛刻尤其是多普勒雷达测速时本振的相位噪声会直接影响对弱小运动目标的检测能力。X波段的压控振荡器VCO或者锁相环PLL相位噪声指标往往决定了雷达“看得见多小的目标”。收发开关单天线雷达需要在发射和接收之间快速切换开关的插损和隔离度会影响发射功率和接收灵敏度的折中。波束成形网络如果是相控阵雷达还要在每个通道上加移相器和幅度控制实现电扫波束。3.3 模块化方案对硬件团队的实际价值Qorvo把这一堆东西打包成“方案”对于中小型雷达团队来说是非常实际的事。自己做射频前端最难的不是原理图设计而是高频Layout、匹配网络调优和电磁兼容问题。分立方案里每一个LNA和PA都要做50欧姆匹配每一段微带线都要控制阻抗PCB材质、厚度、铜箔粗糙度都会影响高频损耗。没有几年射频经验X波段的板级调试会做得很痛苦。模块化方案的好处是射频通道的关键匹配和屏蔽已经由供应商搞定硬件团队只需要关心天线接口和中频/数字接口。开发周期可以从半年压缩到一两个月而且方案的性能曲线、环境测试数据都是现成的方便客户快速评估。不过模块方案的代价是成本通常比分立方案高调试自由度也低。如果产品量很大、对BOM成本极度敏感还是要回到分立方案如果做原型验证、小批量雷达、或者团队射频能力不足模块方案是更划算的选择。3.4 雷达前端设计要验证的关键参数拿到RF前端方案后不能只信datasheet首页的标称值。我建议至少做四项验证噪声系数NF测试使用噪声源加频谱仪的方式测试整个接收链路的级联噪声系数。注意测试前要校准线损因为X波段的线缆损耗每增加0.5dB测出来的NF就偏差0.5dB以上。发射功率和EIRPX波段雷达受无线电管理规定约束发射功率和带外杂散都有严格限制。方案验证时要测传导功率、天线端口驻波、以及杂散发射。如果在金属屏蔽不好的环境下测试结果会被环境干扰污染建议在屏蔽暗室里测。相位噪声和频率稳定度多普勒雷达需要非常干净的本振信号相位噪声直接影响低速目标检测能力。测相位噪声时用信号源分析仪注意频率源预热至少十分钟再开始测试不然振荡器还没稳定数据完全不能用。温度循环雷达经常在户外工作从-40℃到70℃的温度变化会让射频增益漂移、频率偏移。方案的补偿电路设计、校准算法都需要实测数据来支撑所以温度测试是必须项千万别省。经验之谈射频方案的测试环境往往比测试仪器本身更影响数据可信度。我以前测一块X波段LNA的噪声系数时非暗室环境测出来0.9dB进了暗室重测变成0.7dB差异就是环境底噪。所以做雷达前端验证第一件事是先把测试环境定下来。4. 三条新品背后的共性趋势与硬件选型建议4.1 高频、小型化、热管理和方案化把村田、瑞萨、Qorvo这三条放一起看其实能看到行业四个很明显的共性方向。第一是高频化。MLCC往低ESL走是为了GHz级PDN去耦GaN往高频开关走是为了缩小磁性元件Qorvo直接做X/C波段的雷达方案更是把整个射频系统架设在GHz频段。高频化带来的是带宽、效率和分辨率但也意味着设计余量越来越小Layout、测试、仿真都得更精细。第二是小型化与高密度化。0201封装、8×8mm PQFN、单模块集成整个射频前端这些都是在为系统级的小型化铺路。硬件产品的体积在持续压缩留给电源和被动器件的PCB面积越来越少器件的“单位体积有效性能”变得比以往更重要。第三是热管理成为一等公民。三端子MLCC要离芯片够近GaN要双面散热雷达模块要在严苛温度环境下保持性能稳定——每一个都绕不开热。以前硬件设计通常是先把功能跑通再补散热现在几乎要倒过来从布局阶段就把热路径建模进去才来得及时。第四是从器件到方案的交付模式转变。Qorvo直接卖方案瑞萨在GaN旁边会配套驱动器和参考设计村田的低ESL MLCC也往往要配合仿真工具才能发挥价值。单一器件越来越难“孤立评估”所以选型时要把配套工具、参考设计、技术支持这些软成本一起算进去。4.2 硬件工程师现在可以怎么跟进如果这几条新品对你的产品有参考价值第一步是去申请样片和下载参考设计资料。很多工程师习惯先等别人用成熟了再说结果等量产信息到处飞的时候供应链交期已经被排到一年之后了。第二步是做小规模验证板。比如针对村田0201三端子MLCC不用马上改动主控板先做一块简单的PDN测试板用VNA测一下目标频段的输入阻抗对比两端子和三端子器件的实测差异。针对瑞萨GaN可以搭一个DPT测试板把开关损耗、驱动波形和热阻数据全部测一遍。针对Qorvo雷达方案直接申请评估套件在真实的天线环境里跑一次目标探测和测速测试。第三步是更新自己的仿真模型库。很多EDA工具里自带器件模型但三端子MLCC的模型相对特殊可以把厂商提供的S参数模型或SPICE模型导入到电源完整性仿真工具里重新跑一次关键电源轨的阻抗曲线。GaN器件的模型则要重点关注非线性电容曲线这与实际开关损耗直接相关。4.3 选型时的三条实用心得第一看曲线而不是只看极限值。MLCC看ESL随频率变化的曲线GaN看Qg和死区时间下的波形损耗射频方案看噪声系数和相位噪声的实测曲线。规格书首页的大数字是营销曲线才是工程。第二确认配套生态是否成熟。瑞萨的GaN有没有配套驱动Qorvo的方案有没有可获取的参考设计和天线评估板村田的低ESL系列有没有对应的仿真模型如果配套工具缺失后期会浪费大量时间在“从零开始摸参数”上。第三供应链上不要单点押注。这类新品初期产能都有限交期可能很长。即便设计上用了三端子MLCC也建议同时关注其他厂商的同类方案保证有替代备选。PCB封装上尽量兼容国产与进口、第一供货与第二供货的引脚排列为后续供应链调整留后路。我个人的体会是做硬件最有意思的地方就在这里——新的器件、新的封装、新的方案不断冒出来每次看到都觉得“这才对啊早该这么做了”。但真正的好产品是那些能在你的实际板子上解决具体问题的东西。这三条新品技术方向都踩在点上一个让你在GHz频段把电压稳住一个让你把几百瓦的损耗散出去一个让你把X波段的雷达收发链路快速做出来。至于值不值得用、怎么用好还是那句话赶紧申请样片自己上板测一遍就知道了。
阅读完成 · 觉得有帮助？
