★ FEATURED ARTICLE 做硬件这行几乎每个人都经历过这样的循环设计评审时觉得EMC电磁兼容是别人家的事产品送测实验室后看着超标报告傻眼然后开始没日没夜地贴铜箔、改板、加磁珠。标题里的工程师必备硬件EMC设计规范听起来像一份文档但作为过来人我更愿意把它理解成一套提前避坑的决策顺序。这篇文章的内容来自我这些年做板级设计、整机整改和预测试的实战积累适合三拨人准备投板的新手硬件工程师想知道原理图和Layout阶段该提前做什么正在为辐射、静电、浪涌测试头疼的整改老手想对照检查清单找盲区以及产品经理和项目经理想弄清楚为什么EMC问题越早处理越省钱。全文不背书上的公式重点讲工程上怎么判断、怎么落地。1. 先把EMC这件事想透三个要素与一张频率清单1.1 干扰的三要素任何电磁兼容问题都逃不开三个要素干扰源、耦合路径、敏感设备。三要素缺一个问题就不成立。所以我跟新人讲EMC设计第一句话永远是做减法要么减弱源头要么切断路径要么让敏感端更皮实。你不需要消灭所有电磁能量只要让能量到不了不该去的地方或者到了也无害。干扰源在硬件板上到处都是最常见的是这几类开关电源的开关节点MOS管漏极那一点电压跳变极快DC-DC电感的周围时钟芯片和晶振的基频及谐波高带宽信号的翻转沿继电器触点通断时的电弧以及静电放电本身。这些源都有一个共同特征就是dV/dt或dI/dt非常大。了解干扰源比背一堆限值更有用因为你最终要做的是在源头、路径、敏感端这三个位置里找最省钱的漏洞。耦合路径分两大类传导和辐射。传导是顺着导体走的电源线、信号线、接地线、甚至屏蔽层都可能成为通道辐射是通过空间走的在近场范围内还可以再分为容性耦合和感性耦合容性耦合发生在高阻抗路径上由电压变化驱动感性耦合发生在低阻抗路径上由电流变化驱动。判断故障时先分清是传导还是辐射能少走一半弯路。1.2 一张频率清单决定设计优先级做EMC设计我习惯先让团队列一张频率清单把板子上所有周期性信号的频率写出来晶振基频和主频、总线和接口时钟、开关电源开关频率、PWM频率、图像传感器像素时钟能想到的都写上。为什么要做这件事因为EMC问题在本质上是一个天线问题而天线特性和物理尺寸强相关。一条走线在音频频率下毫无存在感到了百兆赫兹可能就是一副不错的发射天线。工程上常用走线长度是否超过关注频率波长的1/20来判断它是否可能成为有效辐射体。举个例子100MHz的信号波长3米那么在15厘米以上的走线、连接线或结构缝隙就可能存在辐射风险到了1GHz两厘米的铜箔就能成为天线。这张频率清单会直接决定后面的所有选择先压住源再规划路径最后做端口兜底。还有一点值得记住方案阶段花十分钟列清单、标风险比拿到测试报告后再全板排查高效得多。前者成本几乎为零后者代价通常是改版周期和认证预算的双重超支。2. 产品级三板斧屏蔽、接地、滤波2.1 屏蔽要解决的是空间耦合屏蔽的本质是用一个导电且连续的体把能量关在一个空间里。但工程上的屏蔽壳体总有开孔、缝隙、接缝这些位置在EMC眼里全是漏洞。判断一个开口是否危险经验值是开口最大尺寸不要超过目标频率波长的1/20。比如要压制2.4GHz频段的干扰开口最大尺寸就应该小于6mm左右。这就是散热孔要做成小圆孔或细长条而不是大方格的原因也是为什么面板的指示灯开孔不能随便开成一个大矩形。如果开孔实在躲不开可以加金属丝网或波导通风窗前者好加工后者对高频有更好的截止效果。还有一个反复出现的坑铝型材和钣金在喷漆、阳极氧化之后表面是绝缘的。两块看似贴在一起的金属壳体实际上是两片绝缘体贴在一起。普通螺丝把两块铝板锁紧搭接阻抗可能高得离谱屏蔽效能直接崩掉。正确处理是在缝隙处做导电氧化、贴导电泡棉或导电簧片或者用带齿垫圈压破漆膜保证金属与金属的可靠接触。装配完成后用万用表量一下相邻壳体之间的搭接电阻目标应该落在毫欧级远超这个量级就要处理。屏蔽体本身还有一个细节它会和内部电路形成寄生电容屏蔽层如果接地不良反而可能像个共振腔。所以屏蔽体的接地要和PCB的地、机壳地统一规划而不是意思一下用根飞线搭过去。2.2 接地的本质是给回流规划路径接地大概是被误解最多的EMC概念。我经常纠正新人接地的目的不是把噪声泄放到大地而是为信号电流规划一条干净的返回路径。电流总是要回去的它不会消失问题在于它回去的路上会不会干扰别的电路。设计规范里有几个基本判断。低频电路一般指信号带宽低于1MHz适合单点接地主要目的是避免地环路电流在不同参考点之间乱窜高频电路适合多点接地目的就是把回流路径的阻抗压到最低混合信号系统则要做分区和汇合模拟地和数字地分开布置但最终在系统的某个单点汇合避免数字地噪声污染模拟参考。这里最容易犯的错误是在PCB地平面上硬切一刀分出模拟地和数字地中间用0欧电阻连。看起来是隔离了实际上高频回流被逼着绕远路绕出来的环路面积反而变成发射天线。我之前在一款采集卡上踩过这个坑地割了、电阻也放了ADC采样噪声没变好辐射发射还超标。后来把地平面恢复完整单纯做布局分区问题就消失了。正确做法是地平面优先保证完整分区隔离的是器件和走线而不是地铜本身。对接地我还有一个建议敏感模拟电路、参考电源、屏蔽壳体、接口防护器件的地都要分别想清楚它们最终接到哪个地节点用多低的阻抗接。最忌讳的是所有地都就近随便打孔靠过孔密度碰运气。2.3 滤波端口处的最后防线到了产品边界滤波器是最后一道防线。外部电源入口常用共模电感加X电容加Y电容的组合共模电感处理线路上的共模电流X电容跨接在电源线之间滤差模分量Y电容接到机壳或保护地滤共模。选择的时候有几个原则共模电感感量越大低频抑制越好但漏感和寄生电容会拖累高频表现所以选型要看目标频段而不是一味追求大感量X电容容量常见在0.1uF到1uFY电容常见在纳法级考虑到泄漏电流的限制取值不能随便往上加。信号端口则是另一套思路高速信号优先考虑共模扼流圈加TVS管低速信号可以加RC或磁珠。无论用哪种有一个共同的铁律滤波器或防护器件必须放在连接器入口处让外界干扰先经过它再进入内部电路滤波器的地要直接就近接到机壳地或保护地而不是绕到PCB深处再接。我见过太多失效案例是器件都放了顺序错了。TVS放在连接器和后续电路之间但地脚却接到数字地上、再通过漫长的走线汇到机壳结果静电打下去瞬态电流没走捷径反而灌进了数字电路。防护器件的地脚某种意义上比信号引脚更重要。3. 电路与PCB层级的落地规范3.1 叠层和分区好底子胜过好运气层叠是所有PCB EMC问题的地基。四层板我优先推荐信号-地-电源-信号的叠层两个完整内层分别当地和电源顶层底层的信号回流都有近邻平面环路面积天然很小。如果预算允许做六层信号-地-信号-电源-地-信号的组合更理想等于给主要信号层都配了完整的参考地。经常有人问两层板能不能做带开关电源和高速接口的产品。能做但非常吃力。两层板没有完整参考面回流要借走线和过孔绕环路面积大发射和抗扰都吃亏。我的建议是只要产品有稳定量产的预期叠层上省的钱最终都会在整改阶段加倍花出去。分区方面我强调一个反直觉的点按信号流向分区而不是按功能模块硬切。比如ADC电路模拟输入侧、基准源、数字接口侧应该跟随信号流布置模拟部分远离数字噪声源就行没必要在PCB上搞楚河汉界。分区的同时要保证跨区的信号线走参考平面完整的区域且尽量少穿越分割边界。3.2 去耦电容的密度与距离去耦的本质是给芯片提供一个低阻抗的能量仓库。芯片在翻转瞬间抽取大电流时如果都要从远处电源绕路去取路径电感上的压降会产生噪声也会形成对外的干扰回路。我常用的组合是每个IC电源脚一颗0.1uF的陶瓷电容优先选用0402或0603封装紧贴电源脚和地过孔放置大功率或大规模逻辑芯片身边再加1uF到10uF的体电容整板电源入口放22uF到100uF的大电容稳住底线。如果是射频或对电源噪声敏感的模拟部分还会叠加小容值的高频电容比如100pF或10pF负责更高频段的去耦。关键永远是距离和环路面积。0.1uF电容如果离IC电源脚超过几毫米过孔和走线的寄生电感就会把它的效果削掉大半。评审时我见过不少板子电容密密麻麻摆了一堆结果全在过孔的远端真正靠近电源脚的却空空如也这种就是战术上的勤奋掩盖不了战略上的失误。正确的摆放姿势是电容靠近引脚侧电源从顶层进电容地过孔就在电容旁边让电流环路只有最小的一块区域。3.3 时钟和高速信号的走线纪律时钟和高速信号是板子上的重点监管对象对待它们的走线我有几条硬规矩。第一条是源端串阻。在驱动器输出端串一颗22欧到47欧的电阻具体值看驱动能力和负载情况能把信号沿的振铃压下去也降低dV/dt。这是成本最低的发射改善手段漏放则后悔莫及。第二条是走线位置。时钟线、高速差分线和复位线都要尽量远离I/O连接器、板边和结构缝隙更不能紧贴着走一段再进连接器。板边走线一旦靠近对外接口板内噪声就有机会通过连接器线缆辐射出去。第三条是包地要打孔。如果给关键时钟线两侧包地那么包地线上的地孔一定要打得足够密否则包地线本身会变成一根寄生谐振线反而帮倒忙。第四条是关于等长走线。等长是为了补偿时序不是为了好看。为了等长把线上下左右绕来绕去每多绕一次就是多一次串扰机会。正确的做法是宁可绕的间距大一点、平行段远一点也不要为了追求完美等长而把所有线挤在一起。晶振也要单独说。晶振尽量靠近MCU时钟引脚晶振下方不要走其他信号线晶振外壳或者周围用地环围住并且打孔连接到地平面。很多时钟谐波超标根源就是晶振下方的脏东西太多。4. 整机与接口的落地细节4.1 连接器和线缆产品边界的薄弱点做过整改的人都知道辐射超标时第一件事不是开盖改板而是拔掉所有外部线缆看频点是否消失。一大半辐射问题最后都定位在线缆和连接器上因为线缆就是外接的天线。连接器区域的设计规范包括几个层面。第一连接器金属外壳要在入口处与机壳地直接相连让屏蔽体在边界处延续而不是在PCB上悬空。第二I/O信号的防护器件比如TVS二极管要放在连接器和后续电路之间而且它的地脚要就近接到机壳地或保护地不能接到数字地上再绕一大圈。第三屏蔽线缆的屏蔽层要在连接器处做360度环接屏蔽层绝不能甩一根猪尾巴线出来接地那会让屏蔽效能大打折扣。第四连接器附近的PCB区域不要铺设孤立的铜皮——那块铜如果没有密集过孔连到主地平面就是一块悬浮的寄生电容板专门收集干扰。对高速差分接口还要额外关注回流路径的连续性和阻抗的一致性差分对内的等长和间距控制既是信号完整性问题也是EMC问题。4.2 结构装配的搭接细节很多产品到了批量阶段发现EMC一致性差问题往往出在结构装配而不是电路。壳体缝隙上的螺钉间距如果过大缝隙本身就是一条开口天线。工程上要求搭接点的间距小于最高关注频率波长的1/20如果关注到1GHz螺钉间距最好控制在15mm左右甚至更小做不到时就要靠导电衬垫或导电泡棉来补齐。导电泡棉选型里有个容易忽略的点泡棉的背胶如果绝缘接触面再大也没用。跟供应商要压缩率和表面电阻率参数安装后实测搭接电阻目标在毫欧级。我曾经遇到一款产品批量复测时辐射超标查了半天发现是换了批次泡棉表面电阻率高了一个量级供应商说参数一样实际工艺变了这就是选型时不实测搭接电阻的教训。4.3 投板前对照的EMC自查清单整理一份我项目里一直在用的自查表新板投板前会逐项打勾检查项要求常见问题时钟源端串阻是否放置、阻值是否匹配漏放导致振铃去耦电容是否紧贴IC电源脚、地孔相邻摆了一堆但距离太远晶振区是否靠近MCU、下方无信号线、有地环基频谐波超标地平面是否完整、无随意分割模拟地数字地硬切I/O连接器TVS是否靠近连接器、地脚接机壳地防护距离过远线缆屏蔽是否360度环接猪尾巴接法壳体搭接搭接电阻实测毫欧级喷漆/氧化导致不导通电源入口共模电感、X/Y电容是否成体系只放大电容不滤波高频敏感信号是否远离板边与连接器板边并行走线这张表不是标准是经验清单。不同产品按目标频段裁剪但它的作用很直接项目预测试前筛掉至少六成以上低级错误把认证测试的时间留给真正困难的问题。5. 实测踩坑记录失效现象与定位思路5.1 三个典型超标案例先看开关电源的谐波。一个几百千赫兹的开关电源上升沿非常陡会产生到几十甚至上百兆赫兹的谐波包络。频谱仪上一扫会在基频整数倍位置看到一串等间隔尖峰。整改思路也很标准放缓开关沿比如增大栅极驱动电阻把开关节点环路面积做小让输入电容、开关管、二极管、电感的布局围出的环路尽量紧再配合RC吸收电路把振铃能量吃掉。环路面积这个事原理图和布局两个层面都要管不是光改一个文件能解决的。再看时钟谐波。某模拟项目X的板卡25MHz晶振的7次谐波恰好落在175MHz附近整批样机在这个频点几乎全部超标。排查发现晶振下方走了好几根无关走线驱动器串阻为0欧晶振外壳也没有防护环。改成33欧串阻、清空晶振下方的走线、加地环之后谐波尖峰明显压了下去。最后是静电失效。工厂反馈设备在面板操作时偶发死机排查确认是按键缝隙位置进行空气放电时高dV/dt耦合进了复位走线。整改方案是把复位线从板边移到内层并包地、按键FPC下方铺地铜、连接器口加TVS之后反复打上千伏都稳定通过了。5.2 手把手用近场探头做板级扫描没有正规实验室条件时近场探头加一台频谱仪也能做很有效的预扫描。做法是板子正常上电并运行典型工况用探头贴着板面慢慢扫重点关注晶振、时钟缓冲器、DC-DC电感、连接器和板边区域找到能量最强的热点再记下热点对应的频率。需要提醒的是近场探头测的是相对场强不是绝对电平不能直接用来判合格与否但用来找热点、看趋势非常靠谱。定位到热点后按源头、路径、端口的顺序分析这个频率是谁产生的它的驱动沿和源端电阻是否合理它的走线回流和屏蔽是否完整有没有在连接器线缆上形成耦合。每改一步就回到同一位置重新扫描对比看热点是下降还是转移。5.3 整改优先级与一次只动一处原则踩了足够多的坑之后我把整改顺序固定成三条。第一优先处理源头把驱动沿调缓、环路缩小、吸收电路加上第二处理路径改走线、包地、加隔离第三才轮到滤波和屏蔽在端口加磁珠、滤波器在结构上做导电处理。为什么坚持这个顺序因为源头和路径的改动成本低、效果好而且不容易引入新问题。一上来就加屏蔽罩、贴导电布可能当天就过了但问题被盖住了下一批板子换了个结构样式照样超标。另一个我非常坚持的原则是一次只改一处。改完立刻重新扫描或送测看有没有效果、有没有副作用。很多人喜欢一次动五处最后测过了但没人知道是哪一处起效的项目换个人、换个物料问题就回来了。做整改要像做实验控制变量才能积累真正可复用的经验。最后说一个我个人的习惯。每个新项目立项时第一版方案评审我就要求硬件、结构、PCB三方一起过一遍上面的自查表并把每个高频信号源在板上的位置、配套的滤波措施写进设计说明。很多同事一开始觉得矫枉过正等项目一次预测试通过、或者只花半天就锁定问题点的时候就都认可了。EMC这个领域有个特点它不直接带来新功能但会在产品快量产时决定你是顺利交付还是推倒重来。规范和检查表的价值就是把这些最后一公里的翻车风险提前消化掉。文章里的这些写法是我在数次改板、加班整改之后总结出来的不一定覆盖所有产品形态但方向应该没错。如果你也有类似的踩坑经历欢迎一起交流这行里每一次经验交换都可能帮别人省掉一次通宵。
阅读完成 · 觉得有帮助？
