★ FEATURED ARTICLE 做了这么多年硬件我收到最多的抱怨就是EMC就是门玄学。样机回来一测辐射超标先换晶振、再贴屏蔽罩、最后还超标就说是实验室的问题——这种场景我见得太多。实际上EMC设计规范解决的不是玄学而是把干扰的产生、传播和抑制变成一条可计算、可检查、可追溯的链路。今天这篇东西就是我把这些年踩过的坑、沉淀下来的设计规范整理成的一份可落地清单。它不解决怎么给芯片选型号也不解决怎么把layout画漂亮它解决的是最让人头疼的那件事为什么明明功能完全正常一上EMC测试就各种超标以及如何在设计阶段就把这些问题按死。1. 先转变观念EMC设计规范解决的是确定性不是玄学1.1 EMC不是测出来的是设计出来的我们经常把EMC理解成测试标准但实际上它是产品设计的一部分。任何一个电磁兼容问题拆到底都逃不过三个要素干扰源、耦合路径、敏感设备。规范的作用就是在这三个要素上分别做约束。干扰源时钟、开关电源、接口芯片、电机驱动这些都会产生高频能量。耦合路径传导通过线缆、电源线、地线和辐射通过空间、寄生电容、互感。敏感设备MCU、传感器、模拟前端、无线模块容易受到干扰而误动作。设计规范不是让你把所有干扰都消灭——那根本不现实。它让你做的是预算管理干扰源的能量有多大沿着什么路径传播到达敏感设备时还剩多少是否会超过设备能承受的阈值。规范要解决的是确定性不是运气。我在带项目时最反感的一句话就是先做出来再说有问题再改。EMC整改确实能解决问题但成本完全不同原理图阶段改一个滤波器件只要几毛钱PCB阶段改版要几周和几万块模具阶段加屏蔽罩可能要重新开模产品上市后发现批量性问题就只能召回。所以规范的第一条就是让EMC设计从原理图阶段就开始介入而不是等样机出来才想起这回事。1.2 先从频谱和能量预算开始拿到一个设计需求我做的第一件事不是画原理图而是列一个简单的能量预算表格。这里涉及一个最基本的数学概念方波信号的频谱包络。举个例子某产品使用100MHz的时钟芯片上升沿时间大约1ns。这类方波信号的频谱并不是在某些频点才存在能量而是从基频开始在每一个奇次谐波上都有分量。上升沿越快高频分量越丰富。对于1ns上升沿频谱包络的第一个凹陷点大约在1/(π×tr)≈318MHz附近。这意味着在300MHz这个频点上3次谐波的幅度依然相当可观。谐波的能量不会凭空消失它会沿着PCB走线、线缆、电源分配网络向空间辐射。如果一个100MHz时钟的走线很长并且没有完整的参考平面那它就像一根天线把3次谐波的能量以电磁波的形式辐射出去。这也是很多工程师想不通的地方明明信号质量挺好为什么测试总是超标正确做法是在设计输入阶段就列一张表产品里有多少个时钟源、频率是多少、上升时间是多少、走线会经过哪些区域、有哪些外部线缆接口。然后再根据产品需要满足的辐射限值反推每个干扰源可以贡献多少余量。比如常见的商用设备辐射限值在30MHz到230MHz频段约为40dBμV/m3米法测试整机余量建议至少留6dB。如果一个时钟谐波已经占了20dBμV/m那其他干扰源加起来就不能超过14dBμV/m。这笔账不算清楚后面的设计就是盲人摸象。2. PCB叠层与布局规范把回流路径当成水管系统2.1 叠层设计的基本盘参考平面连续性很多工程师把叠层设计当成PCB工艺工程师的事自己只关心几层板、能不能布线。这是个巨大的误区。叠层结构直接决定了信号回流路径、电源阻抗和辐射特性而EMC设计里最重要的一件事就是保证每一个信号的回流路径都短、粗、连续。以最常见的4层板为例信号层-地平面-电源平面-信号层或者信号层-地平面-信号层-电源/地平层。前者更常见因为第二层是完整地平面顶层信号的回流电流直接通过过孔到地平面返回路径最短。这里有一个关键指标平面层的完整性。信号跨过分割的平面时回流电流必须绕一个大圈这个绕圈路径就是一个巨大的环形天线。设计规范中常说的20H规则就是指电源平面相对地平面内缩20倍层间距以减小边缘辐射。但实际设计中我更看重的是不允许关键信号跨越平面分割。比如某项目里一个DDR数据总线底层正好有一条电源分割线结果DDR走线跨过分割信号质量差先不说EMC摸底测试直接超了15dB。后来把分割线挪开问题立刻消失。叠层设计的具体参数方面以1.6mm板厚、4层板为例我常用的叠层是顶层信号约0.1mm铜厚介质1.2mil、地平面完整覆铜、中间介质约1.2mm半固化片和芯板组合、电源/底层平面。这个结构的信号阻抗控制在50Ω±10%相对容易。如果成本允许我会在DDR或者高速接口附近额外加地过孔栅栏让回流路径更短。2.2 布局分区与信号流向布局分区的基本原则是让干扰源远离敏感电路让强信号和弱信号不要交叉。我一般把PCB划分成几个功能区数字区MCU、DDR、Flash、时钟电路这是最大的干扰源。模拟区模拟前端、传感器、ADC输入这是最需要保护的敏感区。电源区开关电源、LDO、DC-DC这是低频/中频干扰的主要来源。接口区连接器、ESD/TVS、共模电感、接口驱动芯片这是外界干扰进入产品的第一道关口。板级布局最重要的一点是接口区和其他区域的隔离。所有外部线缆都是天线它们既能向外辐射也能把外界干扰引进来。连接器附近不要放置高阻抗模拟电路更不要放时钟晶振。我见过一个项目USB连接器旁边就是一颗12MHz晶振USB插拔时系统偶尔死机后来查出来就是连接器耦合进来的ESD能量干扰了晶振电路。把晶振移到板子内侧问题直接消失。布局时还有一个容易被忽略的点信号流向应尽量单向流动。从连接器进来→接口防护→驱动芯片→数字主控→驱动输出→另一个连接器出去这样一个清晰的流向能避免输入输出信号在板内形成大环路。设计中我习惯把板卡上的关键信号路径画成一张信号流向图再结合布局图检查看有没有信号在板内来回折返的情况。3. 接地设计规范单点、多点到底怎么选3.1 地弹与回流环路接地是整个EMC设计里最反直觉的部分。教科书上说低频用单点接地高频用多点接地。但实际产品不是教科书一个系统里既有低频模拟信号又有高频数字信号还可能有安全接地要求。所以规范必须规定得比单点/多点更细。首先要理解地是什么地是信号回流路径。任何信号在PCB上传输都必须有一个返回路径。返回电流总是沿阻抗最小的路径流动注意是阻抗最小不是电阻最小。对于高频信号返回电流集中在信号走线正下方的参考平面上这就是镜像回流。如果信号走线下方有缝隙、镂空、分割线返回电流就得绕行绕行形成的环路面积越大辐射越强抗干扰能力也越差。我曾经用一个近场探头测过一块开发板的usb信号正常情况下返回电流紧贴走线磁场热点只在走线附近。但当我在走线下方人为割开一条地缝后磁场热点明显扩散到地缝两测辐射能量增强了大概10dB。这个实验让我彻底记住了参考平面连续性比什么都重要。实际接地设计的第一个决策数字地和模拟地。很多工程师一看到有ADC就直接把地劈成两块中间用0欧电阻或磁珠连接。这种做法在低速模拟电路里可能没问题但在混合信号系统里往往适得其反。原因是地平面被分割后模拟地和数字地之间的回流路径变长形成更大的环路。现代高分辨率ADC通常是单电源、多通道参考ADC厂商LAYOUT指南往往推荐统一地平面只在布局上保证模拟信号不走数字回流区。这个偏保守的做法反而更容易通过EMC。3.2 机壳地与PCB地的连接策略在产品整机层面接地设计还要考虑机壳地和PCB地信号地的关系。最常见的做法是机壳通过安装螺柱与PCB地连接同时通过一个高压电容通常是Y电容1nF到4.7nF将机壳地和信号地在交流上连起来。为什么不直接把机壳地和信号地用铜箔大面积短接因为工业现场的地线往往很脏会有大量共模干扰。如果信号地和机壳地直接短路这些干扰会直接进入PCB。通过Y电容连接直流上隔离高频干扰还能通过电容形成低阻抗通道让共模电流回流到机壳而非进入敏感电路。设计规范里必须写清楚的问题包括安装孔附近不要铺铜太薄要保证螺柱和机壳的接触阻抗尽量低PCB地与机壳地之间的Y电容位置要靠近接口连接器让共模干扰在这个入口就泄放掉产品如果使用金属机箱每个面板之间的连接要尽量可靠缝隙过大和高阻抗接缝会造成机箱不再是屏蔽体而是缝隙天线。4. 接口与滤波电路规范每一根出线都是一根天线4.1 防护器件顺序与选型接口是所有外部骚扰进入产品的大门也是内部骚扰出去的出口。所以接口电路的设计我按先防护、后滤波、再驱动的顺序来做。防护器件的顺序有讲究。一个典型外部接口比如通信总线、USB、供电口的端口防护从连接器往里依次应该是防雷/浪涌器件气体放电管、压敏电阻、或大功率TVS用于泄放大能量。共模电感用来衰减共模噪声。差模滤波电容用来对差分信号滤除高频成分。接口驱动芯片/收发器。这里的逻辑是大能量器件在前小能量器件在后。如果TVS放在共模电感后面共模电感会把浪涌能量反射到前面TVS根本没机会动作。我见过某项目在RS485接口上把TVS和共模电感顺序装反打浪涌测试时接口芯片照样冒烟后来调换器件位置同样的物料就通过了测试。选型的关键参数也必须有规范。TVS的截止电压Vrwm要大于信号最高工作电压钳位电压Vc要小于被保护芯片能承受的最大电压。以5V供电的接口芯片为例我常用Vrwm6V左右、Vc不大于9V的TVS。共模电感则主要看两个参数额定电流和阻抗特性。对于高速差分信号共模电感在100MHz时的阻抗至少要几百欧姆同时差模电感量要尽量小否则会伤害信号眼图。磁珠则与共模电感不同它把高频能量转成热耗散用于电源线上的高频抑制效果不错但不适合放在高速信号线上做滤波因为磁珠本身的阻抗会叠加在信号通路上。4.2 一个实际接口电路的设计计算用实际例子说明这套规范怎么算。某产品的外部通信接口最高信号频率1MHz差分信号幅度3.3V接口芯片的共模输入范围有严格要求要求接口在30MHz以上的共模噪声衰减至少20dB。第一步共模电感选型。1MHz是有效信号频率共模电感对这个频率的差模影响必须小所以共模电感的差模电感量通常控制在几微亨以内。共模电感对30MHz以上共模噪声的阻抗很容易做到1kΩ以上配合后级电容就能形成低通滤波。第二步差模滤波电容。接口芯片信号线上并联的差模电容不宜过大否则会把信号边沿钝化。对1MHz的差分信号电容取几十皮法到几百皮法都可以接受。100pF的电容在30MHz时的阻抗大约53Ω如果信号源阻抗50Ω它与后级形成约6dB衰减还不够。可以再加一级LC滤波一个几百nH的差模电感和100pF电容组成的二阶滤波器在30MHz处衰减超过20dB。第三步共模电容Y电容的取值。如果是带屏蔽层的外部线缆在接口连接器处用1000pF到2200pF的共模电容跨接在信号地和机壳地之间为共模电流提供回流通道。电容不要超过4.7nF否则漏电流可能触发其他安规问题。这些参数不是拍脑袋而是根据信号频谱和噪声频谱之间的差距来定的。设计规范里应该给工程师两样东西一是一套滤波器计算模板二是明确的选型边界条件。否则每个人随手填一个值最终测试不过又来回试。5. 布线规则与走线细节哪些潜规则真正值得遵守5.1 关键信号走线的3W/20H边界PCB布线可能是整个硬件设计规范里最细碎的部分但恰恰是这些细碎规则决定了最终产品是轻松过测试还是反复整改。先说3W规则。这条规则说的是两条平行走线之间的间距至少是线宽的3倍以减少串扰。很多工程师把3W当成绝对标准但实际应该理解为对于时钟线、数据线等边沿陡峭的信号相邻走线间距越大越好对于低频模拟信号间距要求可以放宽。真正要严格的是高速信号与敏感信号的隔离比如时钟线两侧我通常会加一圈接地过孔栅栏在空间上形成一个半屏蔽结构这比单纯放大间距更有效。20H规则前面提过指的是电源平面比地平面内缩20倍的层间距以减小电源层边缘的电场辐射。在4层板上层间距通常在0.2mm到0.4mm之间20H意味着内缩4mm到8mm这在空间紧张的板卡上很难实现。我的经验是20H规则适合做整板设计审查但不必成为强制项更实用的做法是保证电源平面和地平面尽量重合不要在电源平面上乱开长槽。还有一条常被忽略的回流过孔规则。一个高速信号从顶层换到内层必须有就近的回流过孔地过孔跟随换层。很多工程师换层时只打了信号过孔忘记在地平面旁边打回流过孔结果回流电流被迫绕路形成一个大环路。我在走线规范里强制要求每换一次层信号过孔旁边0.5mm以内必须有一个地过孔。DDR这类总线甚至要做一排地过孔阵列。5.2 晶振、开关电源等强干扰源的布线禁忌晶振是板上最典型的窄带干扰源。规范里我对晶振电路有一组强制要求晶振本体下方禁止走任何信号线下方最好直接放一个连续地平面。晶振负载电容就近放置回流路径要短。晶振走线不要与复位、中断等敏感信号平行走线超过1cm。如果空间允许晶振区域做包地处理周围打一圈地过孔形成隔离带。之所以如此严格是因为晶振的基频在十几MHz到几十MHz但谐波可以窜到几百MHz。一个30MHz的晶振其7次谐波正好在210MHz附近如果走线没有保护这个频率的辐射很容易超标。开关电源则是宽带的干扰源它的开关节点SW节点电压摆率极高铜皮面积稍大一点就会形成一个强辐射体。设计规范中我要求SW节点铜皮面积做到满足载流的前提下尽量小形状尽量规则。SW节点下方不得铺地铜因为这个节点和地之间的大寄生电容会把开关噪声耦合到地上。输出整流二极管或同步MOS的DS节点加RC吸收电路通常取值几欧姆到100欧姆、几百皮法减小振铃幅度。输入去耦电容尽量靠近功率MOS管和芯片电源脚形成高频电流的局部环路避免开关电流在整个电源层上乱窜。开关电源周围的走线也不是小事反馈采样走线要远离SW节点采用细线从输出电容处直接取电压这样可以避免把开关噪声引入反馈环路。6. 摸底测试与整改规范落地后的闭环6.1 测试前的自查清单设计规则定得再好最终还要用测试数据说话。我习惯在产品送第三方实验室之前先做一轮内部摸底测试并对照一份自查清单逐项打勾。这份清单包括检查项说明结果参考平面连续性所有关键信号是否有完整回流地平面是/否/存疑接口防护器件顺序连接器到芯片的浪涌/TVS/共模电感顺序是/否/存疑晶振布局走线是否包地、下方是否走线是/否/存疑电源去耦电容每个电源管脚是否有0.1μF1μF组合是/否/存疑开关电源SW节点面积是否过小、是否布吸收电路是/否/存疑连接器与机壳Y电容位置是否在接口附近、取值是否合理是/否/存疑线缆屏蔽外部线缆屏蔽层接地方式是/否/存疑不要小看自查清单的作用。有一次一个同事把一块板子拿来测辐射底层有个连接器信号直接跨过了一条10cm长的地缝他完全没有意识到测试发现某个频点超了12dB。后来我让他逐项查清单第一项就锁定了问题。改了不到半小时辐射降了15dB。规范化管理的意义就在这不是靠经验碰运气而是靠流程兜底。6.2 常见超标问题的定位步骤摸底测试出现超标不要急着加磁珠、贴铜箔。我一般用近场探头频谱仪做定位按以下顺序排查第一步区分辐射超标的来源方向。用近场探头分别贴近板卡、线缆、连接器确认能量主要从哪里出来。如果线缆附近能量最强说明是共模电流在电缆上产生的共模辐射重点查接口滤波和Y电容接地如果板卡中心强说明是走线或器件布局问题。第二步观察超标频率和幅度的规律。很多窄带超标与时钟频率有关如果超标频点正好是某个时钟的整数倍直接查该时钟的走线和滤波。宽带毛刺状噪声通常来自开关电源查SW节点和输入输出电容。第三步做干扰抑制的分步实验。一次只改一个变量用频谱仪记录前后峰值变化。很多人同时加磁珠、加电容、贴屏蔽罩最后问题确实解决了但完全不知道是哪个措施起效下一版改版又复发。正确的做法是单变量可复现记录。第四步验证整改不影响功能和信号完整性。要特别小心那些压信号边沿的整改办法比如在高速信号线上并联较大电容EMC确实好了但眼图闭合了。我用频谱仪和示波器同时盯确保信号质量因子仍在合格范围内。6.3 我的整改优先级最后说一下我个人在整改时的优先级。优先级最高的永远是接地和回流路径因为它是所有EMC问题的基础。其次是接口滤波再次是屏蔽。为什么屏蔽要放最后因为屏蔽罩是成本最高、结构改动最麻烦的措施而且屏蔽如果没有配合良好的接地效果会大打折扣。一个屏蔽罩装上去如果接地阻抗高了反而会变成谐振体。我见过最典型的案例是一个金属机箱产品机箱缝隙结构设计得挺好但PCB地和机壳之间只有一个安装螺柱连接且螺柱位置在板子中间接口处的共模电流无法快速回流。摸底测试在某个频点超了8dB。没有加任何屏蔽材料只是在接口连接器附近增加了PCB地到机壳的高频连接点超标问题当场消失。这就是接地优先级高于屏蔽的再好不过的例子。最后再分享一个小习惯我一般会在每个项目的设计文档开头放一页EMC预算表把时钟源、接口类型、预期辐射能量、实测余量都列上每轮测试后更新一次。它不会直接帮你过关但能让你在改版的时候快速定位回归问题。很多研发团队把EMC当成测试端的事其实把规范和自查融入到日常设计审查里产品稳定性和研发效率都会明显提高。
阅读完成 · 觉得有帮助？
