★ FEATURED ARTICLE 在给一款分布式控制器做认证预测试时我最怕听到的一句话是“屏蔽我加了接地我也接了。”因为每次说这话的同事手里的机器拆开一看屏蔽罩边缘压缝稀稀拉拉接地线扭在一颗喷漆螺丝上绝缘漆都没刮干净。测试曲线依然在限值线上顶着纹丝不动。这个场景在这些年里反复出现。EMC整改翻车绝大多数时候不是败在理论深度不足而是栽在屏蔽和接地这两件“小事”上——不是没做是“看似做了”。这篇文章就把这些看起来简单、实际极易走样的细节掰开揉碎讲清楚给还在实验室里对着频谱头发麻的硬件工程师、EMC工程师一个排查方向。1. 屏蔽看似做了缝、料、线三个细节挨个拆1.1 一条接缝就能毁掉整个屏蔽罩屏蔽的原理并不复杂电磁波打到导电壳体上时一部分被反射一部分被吸收剩下的能量要从导体上找薄弱点钻出去。这些薄弱点就是缝隙、开孔、螺钉孔、搭接面。缝隙本质上就是缝隙天线只要它的长度接近工作波长的某个比例就会有明显泄漏。工程上常用的经验值是缝隙长度至少压到目标频率波长的二十分之一以内。举例来说1GHz的信号波长是30cm二十分之一就是1.5cm。而机箱上盖板一圈的接缝随随便便就是几十厘米长如果不做导电密封这条长缝在几百兆赫兹频段就是一根天然的辐射天线。所以很多产品的机壳材质本身没问题坏就坏在合盖后那条接缝上。我处理过一个很典型的样机外壳是锌合金压铸件盖板边缘贴了导电泡棉但生产装配时泡棉贴偏了合盖之后只有一半压在接缝上。近场探头沿着缝隙扫过去有一截位置的场强明显高出旁边一截好几倍。后来把泡棉重新贴正再按对角顺序把螺丝拧紧那个超标频点的噪声直接下去了。这里真正想提醒的是屏蔽罩不是“有就行”接缝的连续性才是关键。自己检查也很简单。先用万用表测盖板与箱体之间各个点的电阻不要只测一个点要沿缝多测几处再把万用表表笔轻轻晃一晃读数是否稳定也说明问题。更可靠的做法是用近场探头沿着接缝扫一遍看哪里场强跳变明显。如果某段搭接电阻明显偏高优先怀疑螺丝没压透、衬垫偏位或者接触面有氧化。1.2 材料选错等于白干半宿屏蔽材料的选择也不是“是金属就行”。电场屏蔽主要靠高导电率材料铝、铜、钢都可以但低频磁场屏蔽需要高磁导率的材料比如硅钢、坡莫合金。你用一块铝板去遮挡50Hz到几十kHz的磁场基本没什么效果因为铝的磁导率接近空气涡流损耗在高频才明显低频下根本形成不了足够强的反磁场。另一个常见误区是把铝箔胶带贴在塑料壳内侧就默认“我做了屏蔽”。铝箔对高频平面波有一些反射作用但塑料壳如果是分片扣合的结构铝箔贴出来也是断断续续的接缝位置不连续很多区域还悬空屏蔽效能非常有限。喷涂导电漆也有类似的问题导电漆的表面电阻通常在0.1Ω/sq到几Ω/sq之间比金属低好几个数量级而且漆层一旦划伤导电通路直接断裂缝隙照样漏。还要注意高频电流走的是导体表面也就是集肤效应。电流集中在表面很薄一层所以屏蔽层真正需要的是导电连续、低电阻的“皮肤”而不是一块又厚又脏的金属疙瘩。选导电衬垫时要关注压缩率、恢复性和转移阻抗很多衬垫在规定的压缩量下阻抗才达标压得太松或太紧都会失效。设计阶段就要在搭接面预留衬垫安装槽同时确认衬垫材料和面板材料的电化学兼容性避免后期出现腐蚀问题。1.3 线缆屏蔽层最怕“猪尾巴”线缆屏蔽层是另一个高频翻车点。不少工程师把屏蔽电缆的编织网剥出一小段用手拧成一股然后焊到地脚上。这个操作在低频看起来是通的可到了100MHz以上这段“猪尾巴”引线就是一个电感。粗略估算每厘米导线感抗在100MHz时大约6Ω一段10cm的引线就是60多Ω。屏蔽层上的共模电流根本泄不掉而是在引线末端形成一根小天线继续往外辐射。正确的做法是360度环形端接屏蔽层与连接器金属外壳或者与机壳的金属面一整圈都保持导电接触而不是只在某一个点焊接。常见的实现方式是金属屏蔽夹、导电衬垫夹紧结构或者选择自带屏蔽壳的连接器。处理内部线缆时还有几个细节连接器尾部到PCB这段信号线和地线要尽量贴近避免形成大环路穿过屏蔽罩的线缆屏蔽层必须在穿入点附近与屏蔽体搭接不要引到内部再找地。这些在原理图上都看不出来只能靠结构和装配工艺保证。我养成了一个习惯样机装配阶段把线缆屏蔽端接方式拍照存档和原理图对照着看这个动作能省下后续很多返工时间。2. 接地看似接了回路、拓扑、搭接面三关2.1 接地的第一原则是低阻抗回路不是“接到大地”“接地”这个词把很多人带偏了以为把一根线接到大地上就万事大吉。对EMC来说接地是给干扰电流找一条低阻抗的回流路径让它回到噪声源而不是让电流跑到地球再绕回来。这个区别很关键。安全地线虽然把机壳接到大地但高频下这根线可能有好几米长感抗大得可怕。如果噪声电流只能走这条路回源那它就不是“接地”而是在地线上压出一串共模电压再由整机机壳和线缆辐射出去。很多产品电源线的地线是通的机壳也“接了地”但高频EMC照样超标问题就出在这个回路阻抗上。算一个简单例子一根10cm长的接地线按每厘米10nH的单位长度电感估算总电感约100nH。在100MHz时感抗Z2πfL≈2×3.14×1e8×1e-7≈63Ω。这叫“地”但高频阻抗高达几十欧姆还能指望它泄放多少干扰所以整改现场我最常做的改动就是把接地线换成尽量短的宽铜编织带同时扩大端接面积。宽扁导体表面积大高频集肤效应影响小阻抗比同长度的圆导线稳定。别小看这一换经常能把辐射读数压下去几个dB。如果非要走线缆尽量贴着金属机箱走把环路面积压小机箱里飞一把长导线是不可取的那是在给自己埋天线。2.2 单点、多点还是混合按频段和回路面积来选接地拓扑是另一个想当然的重灾区。低频模拟电路怕地环路所以倾向于单点接地高频电路和机箱系统怕公共阻抗和环路电感所以倾向于多点接地。很多板子把所有地串成一串拉到某个固定端子不同模块的噪声就在这段公共地线上互相串扰。单点接地的优点是避免地环流缺点是走线长、电感大多点接地的优点是路径短、阻抗低但存在地环路风险。实际产品通常是混合接地低频段保持单点高频段通过电容或者直接搭接到机壳。下面这个表可以快速对照接地拓扑优点缺点适用场景单点接地避免地环路路径长、电感大低频模拟、敏感小信号多点接地阻抗低、路径短存在地环路风险高频数字、开关电源、机箱结构混合接地低频不环流、高频有回路设计复杂需要电容/搭接规划大部分实际电子产品对机箱来说原则是电源地、数字地、模拟地分区管理最终在某个低阻抗点与机壳搭接I/O接口附近要做单独的接口地与机壳直接相连不能让线缆上的噪声绕到整块板子上找回路。还有一个容易踩的坑数字地与机壳地之间焊一颗几nF的电容用来给高频噪声提供回流路径。这个思路是对的但有人随手拿一颗普通瓷片电容就用在GHz频段电容的寄生电感已经很大失去了“低阻抗”的意义。换用贴片MLCC并联多颗并缩短到机壳的距离效果才算数。2.3 油漆和氧化层搭接的隐形杀手机箱喷漆几乎是标配但漆是不导电的。如果结构设计没有在接地螺丝孔周围预留不喷漆的环形接地岛接地螺丝拧上去真正导电的接触点只有螺纹咬合时压破油漆的那几个点面积小、不稳定还容易氧化。有一回整改机壳接地看起来毫无问题螺丝拧得也很紧但从螺丝头到机壳的电阻读数却是几十欧而且不断跳动。拆下螺丝一看孔周围全是漆只有螺纹挤破的一小圈露出金属。后来把螺丝孔周围大约1cm宽的漆全部刮掉涂上导电膏同一个频点的辐射读数下降了接近8dB。这个案例我经常拿出来说因为它太能代表“看似接地”了。验证搭接有个金标准搭接电阻。机壳不同金属件之间、接地端子与机壳之间要求电阻在毫欧级别最好用四线开尔文法测量。没有开尔文夹具时至少用万用表多测几次并晃动线缆看读数稳不稳。搭接电阻稳定比电阻值稍大一点更重要因为接触不稳定的位置在振动和温度变化下会变成噪声源。还要注意异种金属搭接。铝和不锈钢之间容易电化腐蚀铜和铝之间也是时间一长接触电阻会明显变大。设计时尽量选同种金属或者在搭接面使用防氧化镀层样机阶段要定期复测搭接电阻。3. 屏蔽和接地是配套的分开谈都是耍流氓3.1 屏蔽体不接地一件悬空的“法拉第笼”其实是天线教科书上说法拉第笼不接地也有屏蔽效果但那是针对理想封闭腔体的结论。做EMC整改时屏蔽罩从来不是封闭的上面有缝隙、散热孔、线缆穿口。当内部噪声耦合到屏蔽罩上如果不给它一个低阻抗的泄放路径屏蔽罩整体就会变成一个悬空的大导体。它有对外电容、有电感在某个频率上会形成谐振辐射能力可能比没有屏蔽的时候还要难看。打个比方屏蔽罩像一件雨衣穿了能挡外面的雨但如果你在里面捂出一身汗雨水是挡住了湿气却闷在里头。不接地的屏蔽体包住了一部分内部噪声的同时自己也积累了电荷然后从缝隙往外渗。近场探头上扫到的热点往往就在屏蔽罩的边缘和开孔附近。所以屏蔽罩必须在设计好的低阻抗点与系统地或机壳地搭接通常不止一个点。尤其对开关电源类产品屏蔽罩覆盖在DC-DC电感上方如果不接地近场耦合的噪声会在屏蔽罩表面形成驻波分布探头扫过去能看到明显的强弱交替。整改时最快的验证方法是用导电布把屏蔽罩和机壳临时连在一起再看频谱是否改善。如果明显下降那就说明接地这个方向是对的再落实成正式结构就行。3.2 屏蔽层单端还是两端接地按频率看别怕地环路屏蔽电缆的屏蔽层接地方式是技术讨论里翻车最多的话题之一。一听到“地环路”三个字有人就犹豫了最后只让屏蔽层单端接地结果高频问题怎么也压不住。频率低的时候地环路的危害确实明显几十千赫以下敏感的模拟信号做单点接地可以理解。但到了MHz以上屏蔽层的首要任务是给共模电流提供低阻抗的泄放路径让它沿着屏蔽层外表面走而不是回流到内部导线或者机箱里乱窜。这时候屏蔽层两端都接地或者沿途多点接地效果通常比单端好得多。两端接地也有条件尽量别让屏蔽层两端之间形成巨大的环路面积。线缆贴着机箱或者接地平面走就能把环路面积压小。如果怕地环路导致低频干扰出现可以把一端从直接接地改为通过RC或者纯电容接地而不是直接悬空。我的经验是不确定的时候就先做两端接地然后实测对比如果地环流导致低频噪声恶化再调整其中一端的接地方式。这种取舍要按产品实际频段来定不能靠教条。3.3 共模噪声是被屏蔽和接地联手放大的“元凶”辐射超标通常不是差模信号自己造成的而是共模电流。差模电流有去有回环路小产生的磁耦合有限共模电流是所有导体上的同向电流它找不到紧挨着的回流路径只能顺着线缆往远处走线缆多长天线就多长。屏蔽和接地如果不正确很容易把差模噪声转成共模。比如USB线缆的屏蔽层只在PCB上孤零零地焊了一个地没有连接到机壳噪声就顺着屏蔽层走向远端设备形成一个巨大的辐射回路。接口处不安装金属外壳连接器、金属外壳不与机壳搭接共模电流几乎必然出现。处理思路很明确接口连接器选带金属外壳的型号金属外壳和机壳做低阻抗搭接接口附近的PCB地号通过密集过孔与机壳地或拼接电容相连线缆入口处预留磁环位置。这些措施必须在原理图设计阶段就预留位置板子回来再飞线补救效果和成本都差很多。4. 自己动手定位“假屏蔽”和“假接地”的三步法4.1 先用频谱仪和近场探头做一遍“体检”整改别上来就加磁环、加电容。先把现象看明白不然就是在猜。用近场探头配合频谱仪在30MHz到1GHz范围内粗扫一遍。如果频谱仪功能有限用峰值检波、120kHz分辨率带宽基本能看到主要超标点。先别急着拆机箱把原始频谱截图存下来这是后续所有对比实验的基线。超标点先分两类窄带尖峰通常是晶振或者时钟谐波超标频率之间往往呈等差关系宽带隆起通常来自开关电源的dv/dt或者di/dt噪声。一个产品可能两类问题同时存在处理顺序建议是先压宽带因为它的牵涉面往往更广然后再回头处理窄带。近场探头扫描时重点沿着机箱缝隙、连接器区域、线缆外皮走。哪个位置场强高旁边必然有结构或布局的问题。这套“体检”十五分钟就能做完但能省下好几天的瞎折腾。4.2 开盖、断线、换接地三个A/B实验定位的关键是每次只改一个变量并且记录频谱变化。推荐按下面三步做一步对应一种最常见的根因实验操作结果判读开盖实验打开机箱盖板再测辐射变大→缝隙泄漏变化不大→线缆或共模主导断线实验拔掉所有外部线缆大幅下降→线缆共模几乎不变→机箱或PCB直射换接地实验改成短铜编织带并换接地点明显变化→接地路径有问题没变化→接地不是当前瓶颈第一个实验判断屏蔽是否有用盖子一开辐射反而变大说明屏蔽体本身在起作用只是泄漏点把它削弱了如果开盖后频谱没什么变化说明干扰主要靠线缆连接传出去你再怎么盖盖子也白搭。第二个实验判断线缆贡献拔掉外部线缆后大幅下降说明问题在接口搭接和屏蔽端接优先查连接器和线缆如果几乎不变说明辐射源就在机箱内部或者PCB直接辐射。第三个实验判断接地问题改动接地点或者把接地线换成宽铜编织带后频谱明显变化说明原来的接地路径或接地点不可靠完全没变化说明接地不是当前的主要矛盾别在这里耗时间。这三个实验做完整改方向基本就清楚了。注意测试线缆在桌面上的摆放、离地高度、天线距离都要固定。如果不固定线缆位置挪了几厘米导致频谱变化你会把误差当成整改效果后面越调越乱。4.3 从超标频点反推“物理位置”并验证近场探头扫到热点之后用最简单的方法验证。拿铜箔胶带临时封住怀疑的缝隙或者用导电布把屏蔽罩和机壳连起来再看频谱。读数明显下降说明定位正确然后再落实正式方案。还有一个好用的技巧用磁环夹住线缆的不同位置从源头端往末端慢慢移动观察哪个位置读数变化最大。夹在源头端附近效果最明显说明噪声从机箱内部出来就顺着线缆走了如果夹到末端才变化问题很可能在负载侧接口的接地。这个动作能帮你判断共模电流的方向。所有验证都要回到同一份基线频谱做对比。我见过不少工程师改完觉得“好像低了”结果一翻原始记录基线本来就没存最后只能重新测白白浪费半天时间。频谱截图命名要带条件说明比如“改前-接地螺丝刮漆前”这是小习惯但关键时刻能救命。5. 几个反直觉的经验比一堆整改理论更管用5.1 缝隙比材料厚度更“值钱”屏蔽效能对缝隙长度极其敏感一条长缝带来的泄漏可能比材料厚度的屏蔽增益还要大。所以整改阶段看到缝隙是敞开的先别急着换高导电率材料把缝压住再说。结构上的落实方法很基础盖板螺丝间距按每5~10cm一个来排螺丝周围开沉孔用带齿垫圈压紧缝隙处安装导电泡棉或者导电橡胶衬垫安装槽留足压缩余量所有搭接面在装配前保持干净无油。散热开孔要用蜂窝状截止波导窗孔径要远小于目标频率对应的截止波长而不是简单开一排大孔。这些虽然是结构件范畴但最后直接反映在EMC测试数据里。5.2 接地不是“越粗越好”而是“越短越好、接触面越大越好”粗的圆铜线并不等于低阻抗。高频电流集中在导体表面圆导体的表面积利用率低宽扁的铜排或者编织带表面面积大同等长度下高频阻抗更低。所以整改时别只说“换粗线”应该说“换短且宽的搭接带”。搭接面积同样重要。螺栓压接的端面如果只有螺丝帽那么大接触面积太小阻抗下不去。正规做法是用导电膏配合接地端子或者把铜排末端压成平面用两到三颗螺丝固定让机械压力和导电面积都达标。如果现场只能做一个动作那就把所有接地点的搭接电阻量一遍把读数偏大的位置都处理掉很多超标问题已经好了一半。5.3 磁环不是神器位置和匝数都有讲究磁环在共模干扰抑制上确实好用但并不是“夹上去就灵”。磁环要放在噪声源一侧让共模电流一出来就碰到高阻抗套在线缆中间或者靠近负载端效果明显打折扣。线缆在磁环上绕圈相当于增加共模电感但同时也引入寄生电容绕多了高频可能不降反升。匝数要用频谱实测来确认别听信“绕三圈肯定好”这种话。卡扣式磁环还要注意两半的接触面必须干净。如果接触面夹了灰尘、油污磁路不闭合共模阻抗大幅下降夹了等于没夹。我确实碰到过这种情况夹上磁环后读数不降反升就是因为磁环没夹到位。5.4 把“全流程检查”变成习惯别等预测试才动手最终还是要回到前端设计。原理图阶段就把接地拓扑和接口滤波画清楚结构评审阶段就把接地岛、衬垫槽、线缆出口、磁环位标出来。样机一到手先花十五分钟做一次快速体检再决定要不要进暗室。我个人还有一个习惯每个样机上电前先默认机壳各接地点之间是不通的直到用万用表证明它们是通的。这个动作救回过我好几次。EMC整改做到最后决定成败的往往是那些看起来微不足道的螺丝、泡棉、漆皮。这两件“小事”值得每个做硬件的工程师认真对待。
阅读完成 · 觉得有帮助？
