★ FEATURED ARTICLE 一提到 MIPI D-PHY 的信号完整性调试很多人第一反应就是打开示波器看眼图眼图不过就调驱动强度、加串阻、换探头折腾一圈下来也不知道问题出在哪。实际上如果你认真把 CTS 规范拆开读一遍会发现高速模式HS和低功耗模式LP这两条分支里的参数要求、失效机理、调试手段完全是两套逻辑。本文就是把我从 CTS 规范落到实际板卡调试的完整过程记录下来包括测量设备怎么选、探头怎么接、参数怎么判以及那些在测试报告上看不到、但现场一定会踩的坑。这个领域适合谁看一类是正在做显示接口、摄像头接口的硬件工程师另一类是负责嵌入式系统 bring-up 的驱动工程师——你不需要把 CTS 每一个字节都背下来但需要知道当你把示波器探头点到 MIPI 差分对上时哪些指标是决定生死的哪些指标只是规范里的数字游戏而已。1. 先分清 CTS 到底在测什么HS 和 LP 是两套体系1.1 别把高速模式和低功耗模式混为一谈MIPI D-PHY 的物理层在不同工作状态下走的是完全不同的信号机制。HS 模式下差分对上传输的是低压摆差分信号典型幅度只有 200mV 左右频率很高数据率可以从几百 Mbps 到 2.5Gbps 甚至更高而在 LP 模式下信号是单端形式的电压范围接近 0 到 1.2V驱动方式类似于开漏加弱上拉速率很慢。CTS 规范把它们各自需要满足的电气参数分开定义这样做的原因很简单——两种模式面对的噪声环境、功耗需求、信号传播特性完全不一样。我见过不少工程师在调试时只盯 HS 眼图认为 LP 信号就是几兆赫兹的慢速电平随便拉一拉都能过。但在 CTS 测试里LP 模式的相关参数比如 T_LPX、T_HS_PREPARE、T_HS_TRAIL这些时序如果有偏差一样会导致接收端芯片无法完成正确的状态转换最终表现出来的就是系统偶发黑屏、摄像头无法唤醒、休眠唤醒后链路丢失。所以心里一定要有这根弦HS 负责“传得快”LP 负责“切得对”。1.2 CTS 测试项的核心分类把 CTS 规范中关于 TX 侧的典型测试项归纳一下大概是这么几类HS 模式电气测试差分输出电压、上升/下降时间、压摆率、眼图测试、抖动与相位特性。LP 模式电气测试逻辑电平阈值、LP 压摆率、输出阻抗特性。模式转换时序测试LP 到 HS 的进入、HS 到 LP 的退出中间所有关键的时序参数。时钟通道与数据通道的关系时钟和数据之间的对齐关系、传输延迟一致性。从这里你就能看出完整的 D-PHY 调试不只是“看差分眼图”这么简单。更重要的是很多参数之间是互相耦合的。举例来说如果你为了改善边缘单调性去降低驱动强度可能会直接影响 HS 的上升时间进而影响眼图的宽度和抖动特性如果你在 PCB 上加入 ESD 保护器件容性负载带来的是更慢的边沿也可能导致模式转换时序超过规范窗口。这些牵一发动全身的关系就是调试工作的核心。1.3 为什么“符合规范”不等于“系统稳定”CTS 是一个一致性测试体系它验证的是某个器件或模组在特定的测试条件下符合规范要求。但工程产品是在一个具体的电路板、具体的 FPC 线缆、具体的接收端芯片环境中运行的。很多在 CTS 夹具上完美的系统到了实际板卡上因为走线加长、参考平面不连续、电源噪声耦合各类指标会明显劣化。所以我的调试习惯是这样的CTS 的测试项拿来当基准和检查清单但最终判断标准是“接收端是否在完整链路下正常工作、还有多少裕量”。尤其在高速数据链路中我在示波器上看到的眼图如果只是勉强擦边合格我一般会认为这个设计仍然存在很大风险因为示波器的测量还有系统误差PCB 批量生产还有公差在一定温度变化下信号参数还会漂移。调试不是为了让眼图“看起来能过”而是要找到足够的安全余量。2. 测量系统准备示波器、探头、测试点的工程考量2.1 带宽和采样率的选择逻辑每次开始 D-PHY 调试前我都要先确认示波器系统带宽够不够。D-PHY 的 HS 通道虽然是差分信号但它的基波频率大概是数据率的一半左右。举个例子1.5Gbps 的 D-PHY 数据率基波大约 750MHz但真正决定上升沿细节的是信号的三到五次谐波。如果只是做简单通过性确认一台带宽 2.5GHz 到 4GHz 的示波器勉强够用但如果是做深入的信号完整性分析、眼图压极限测量我会直接用带宽不低于 6GHz、采样率不低于 20GS/s 的设备。为什么带宽这么关键因为上升时间测量本质上极其依赖带宽。仪器带宽不足时测到的上升沿会被“拉缓”显示出来的压摆率偏低这会直接导致你把原本没问题的设计误判为驱动能力不足进而做出错误的调整。示波器带宽对上升时间的影响大致可以用这个经验公式来估算实测上升时间约等于信号真实上升时间与示波器自身上升时间约 0.35/带宽的平方和再开方。因此被测信号的真实上升沿越陡对仪器带宽要求就越高。2.2 探头选择差分探头才是正解HS 信号在物理上是差分对所以测量时最好使用有源差分探头这是基本常识。但我在不少团队里看到他们用两根单端探头去搭“伪差分”原因是差分探头价格高、数量少。用两个单端探头做减法测量最大的问题在于两条通道的幅频特性、延迟特性不可能完全一致尤其在 GHz 级别通道间相位失配会让差分波形的共模抑制比大幅下降。在测 HS 信号时看到的结果往往偏低边沿也不真实。使用差分探头有几个实操注意事项。第一探头的带宽不能小于示波器带宽系统带宽的计算是探头和示波器的合成等效带宽反而小于两者中较小的一方。第二如果测试点是 BGA 焊盘或紧密间距的排线端子探头针尖间距太大或者无法稳定接触很容易导致接触不良或短路甚至损坏探头针尖。这种情况下我会优先考虑使用一种“中间转接板”——把 MIPI 信号引到更方便接触的测试焊盘或者 SMA 连接器上再把差分探头接上去。这样做既保护了探头又能获得更稳定的测量结果。对于 LP 信号的测量差分探头依然可以使用不过因为 LP 是单端信号只要测量到的时序关系脉冲沿边际准确也可以用普通的 10 倍无源探头。需要注意的是无源探头的地线夹子如果太长地线电感会在测量中引入额外振铃对高速测量很不友好。所以实际测量 LP 信号时我仍然会倾向于使用有源探头来减少负载效应。2.3 测试点放在哪里近端和远端要分清这是调试现场最容易混淆的问题。CTS 规范中规定的一致性测试一般是在发射端做测量因此测试点应该尽量靠近源端芯片的引脚。但在系统联调中我更关心的是接收端看到了什么所以远端测量同样重要。更好的做法是近端和远端各测一次把数据分开记录。近端测量能反映源芯片的实际驱动能力、输出阻抗、压摆率设定。远端测量包含了 PCB 走线、过孔、FPC、连接器带来的损耗和反射反映的是整个链路的信号质量。我在调试早期就可能遇到一个情况近端眼图很漂亮远端眼图近乎闭合。这时如果只测近端你会认为系统一切正常白白浪费大量时间去查软件的配置。相反如果只测远端看到眼图已闭合可能误判为芯片驱动不足实际上可能是连接器处的阻抗突变。因此记录测量点时一定要标注清楚“近端”还是“远端”最好在波形文件命名时就加上前缀。2.4 焊点与探测点的寄生效应很多工程师直接拿差分探头在 PCB 焊盘上“扎”一下就开始看波形却忽略了探头尖端对高速信号本身的加载效应。探头的寄生电容加寄生电感会在信号路径上形成谐振导致原本正常的波形出现小幅振荡。特别当你用焊锡把探针固定到焊盘上时焊锡过多会形成一个明显的容性负载点容值可能高达 1pF 以上对于 Gbps 级信号来说这已经是非常大的电容了。我的建议是如果是长期调试就在板上预留测试焊盘焊盘直径不要超过 0.6mm间距尽量小焊接探针时使用少量焊锡在测量过程中不要让探针同时跨在差分对和旁边的地线之间除非你确认这样做不会破坏信号线对。如果条件允许用高频连接器转接是最稳定的——虽然成本高但对于高速信号测量来说值得。3. 核心指标实测眼图、压摆率、模式转换时序3.1 眼图测量中隐藏的“平均陷阱”眼图是 D-PHY HS 信号质量最直观的呈现。调试中我通常会先用示波器的时钟恢复功能CDR任意眼图功能但并不会把它当作最终判断依据。因为 CDR 模式本身会对恢复时钟进行一定程度的滤波实测的抖动分布会被“优化”眼图呈现出来的结果通常比真实系统好。为了看清楚系统的真实裕量我更常用“时钟通道触发”的方式拿 D-PHY 的时钟通道做触发源把数据通道的波形叠加起来。在判读眼图的时候一个关键习惯是不要只用默认的“正常模式”要打开无限余辉或使用长时间累积。高速信号中的偶发噪声、串扰尖峰、电源耦合干扰不会在每条线上的每一个周期都出现在短时间的平均模式下它们会被平滑掉。只有让示波器长时间累积波形把这些偶发异常捕捉显示出来你才能判断这个系统是不是真的稳定。这一点非常重要。对于眼图参数我重点关注眼高、眼宽和过冲。D-PHY HS 信号的典型眼高大约在 150mV 到 300mV 之间如果远端测量到的眼高低于 130mV接收端判决的裕量已经非常小容易出现偶发传输错误。眼宽则主要反映了数据与时钟之间错位和抖动的问题常见原因包括数据线与时钟线的传播延迟差过大、电源噪声引入的时序抖动、参考时钟本身的噪声。3.2 压摆率和上升/下降时间两个极端都要避免有时候工程师把 D-PHY 调试想得很简单认为信号边沿越陡峭越好。实际上对于 D-PHY 的 HS 信号上升/下降时间过快会导致过冲和下冲产生振铃这些振荡不仅会降低信号的时序裕量还会增强辐射干扰而上升/下降时间过慢则会在高速率下导致眼图没有足够的张开宽度同样导致误码。上升/下降时间这个指标中最容易被忽略的是“测量点定义”。CTS 规范中通常会在某个电平范围内对上升时间做出规定。不同的芯片提供商在 datasheet 中给出的测试条件可能不一样有些以 20%~80% 定义有些以 10%~90% 定义。如果把 20%~80% 的结果和 10%~90% 的标准去比对结论会完全失实。所以我每次调驱动强度或串阻后都在同一个示波器、同一个测量设置下进行对比记录不去跨界比对各家的绝对数值。调整边沿形态的手段主要有两个一个是修改源芯片的驱动强度寄存器另一个是增加源端串联电阻。驱动强度调低边沿变缓调高边沿变陡。注意并不是所有芯片驱动强度寄存器都是连续的有些档位之间的跳变非常明显可能存在“低一档太弱、高一档太强”的尴尬区间。此时就要靠串联电阻来做细调。3.3 模式转换时序系统不稳定的大本营D-PHY 接收端芯片是通过检测总线上 HS 前置条件和 LP 状态来切换模式的。规范定义了从 LP 状态到 HS 数据开始传输之间的几个关键时间参数包括 T_HS_PREPARE、T_HS_SETTLE、T_HS_TRAIL、T_LPX 等。这些时间参数任何一项超出规范允许范围接收端就可能进入错误的状态导致数据传输无法启动或者中途异常退出。在实际波形上观察这个转换过程时你会看到一条下降沿LP 高电平到 HS 低差分驱动算法的共模点然后是一个短暂的稳定期接着才是高速差分信号的开始。如果这条下降沿太慢或者进入 HS 之后共模电压出现明显过冲问题很可能出在线路的 RC 常数上。常见诱因包括走线或 FPC 上负载电容过大、接收端存在不规范的端接上下拉电阻、ESD 保护器件容值过高。我在别人送来的疑问板卡上就遇到过“HS 请求信号发出后接收端偶尔无响应”的故障。近端测量时逻辑电平和时序看起来都正常。后来把探头移到接收端引脚后发现由于该设计在接收端自行加了一个 50kΩ 对地的下拉电阻再加上板上分布式电容偏大导致 LP 信号的下降沿变得很平缓最终拉长了 T_HS_PREPARE 的有效时间超出了接收端最迟响应窗口。把这个额外下拉去掉后问题就没有再出现。这类“为了保险”而自行修改接口电路的做法在 D-PHY 设计里非常常见但往往就是隐患来源。4. 信号完整性失效模式的定位是阻抗、端接还是串扰4.1 差分阻抗不连续最典型的批量性问题D-PHY 的差分对在板级设计中通常要求差分阻抗控制在 100Ω 附近允差通常为正负 10%。很多 PCB 设计软件默认配置只针对单端 50Ω 计算线宽线距改完后对应的差分阻抗可能漂到了 85Ω 或者 120Ω 都不自知。这种阻抗偏差在短距离走线时可能问题不大但一旦走线长度超过 5cm 或在 FPC 上运行时反射损耗就会明显侵蚀信号质量。阻抗不连续最常出现的位置就是过孔。差分对换层时两个过孔本身和过孔的残桩stub会带来容性和感性突变再加上过孔旁边的参考平面被挖空就会形成一个明显的阻抗“鼓包”。如果高速信号经过这样的不连续点波形上会出现一个台阶或振铃在眼图上表现为眼睛上下的“毛刺”而不是一条干净的回转线。调试时可以用 TDR 功能来定位阻抗突变点的位置但大多数常规示波器不一定带这个功能需要专用的 TDR 模块或仪器。如果不具备条件那就老老实实基于板图分析过孔数量和位置把可疑点逐一做修改验证。4.2 端接与串联电阻选型、位置和取值D-PHY 的 HS 模式信号源端通常自带驱动能力控制接收端一般不建议再增加并行端接。CTS 测试中出现的 100Ω 差分端接是测试夹具按规范加的并不代表实际产品设计里也要在接收芯片引脚处并联 100Ω。我在一些设计方案里看到有人为了“消除反射”在接收端焊盘处并了一个 100Ω 电阻结果不但没有改善信号质量反而因为电阻的寄生电容和额外的直流功耗让问题更复杂化。正确的做法是在接收端是否需要端接严格参考 PHY 芯片 datasheet 的建议而不是套用通用信号完整性经验。串联电阻则是有效的手段它用来调整源端输出阻抗和驱动强度位置必须尽量靠近源端。串阻选值需要综合信号链路长度、分布式电容和接收端灵敏度来调整。在我调试过的项目中串阻从 0Ω 调到 33Ω 是很常见的区间。如果串阻超过 33ΩHS 模式下上升时间可能会明显变慢进而影响最大传输速率如果串阻太小又无法抑制过冲。多个项目调整下来的经验更推荐的起跳值是 10Ω 左右用 0402 封装方便在调试时快速更换。4.3 串扰看不见的干扰源MIPI 走线在 PCB 或 FPC 上经常与 GPIO、I2C、电源控制线长距离并行。这些低速控制线的信号摆幅远大于 HS 信号的 200mV 摆幅例如 1.8V 的 GPIO 翻转会通过寄生电容和互感耦合到旁边的 MIPI 数据线上。在眼图上串扰的表现看起来是上下沿区域出现一种“叠加模糊”的带状噪声单次触发时却能看清是另一个信号翻转引起的固定时间偏移。排查串扰有一个快速方法把可疑干扰源固定为输出低或输出高观察眼图是否明显变干净如果变干净了就基本锁定串扰来源。解决手段中拉大线间距是最有效的间距 3 倍线宽以上才比较放心如果空间不允许可以在两条差分线两侧加地线隔离。对于 FPC 场景因为线距只能做得很密建议让 MIPI 差分对与所有低速控制线之间至少间隔地线或者将控制线布在另一层。4.4 参考平面断裂与返回路径问题差分信号理论上是两条线互为回流路径看起来不太依赖地平面但实际工程不是这样的。差分对在跨越分割的地平面、跨越电源平面之间的巨大缝隙时共模电流的回流路径会被强制绕行形成一个小环路天线在特定频点上产生强辐射并且破坏信号本身。这种情况下出现的问题有明显特征波形数据线和时钟线上都有同频的“拖尾”噪声抖动呈现周期性。解决办法比较直接不要在分割平面附近走高速差分线如果不得不跨分割就在跨越点两侧加入足够多的缝合地孔让回流尽量连续。某些板卡设计中因为隔离地分割导致 MIPI 信号跨了一个宽缝我通过在缝两侧增加缝合电容和地孔后眼图底线明显收敛。这条经验在处理 FPC 连接器区域时特别有用因为连接器下方经常是镂空区或铺铜不连续区。5. 实测案例一个双摄模组的眼图劣化与修复链条为了把上面这些理论收拢起来我分享一次自己处理过的双摄模组调试过程。应用为双 1080p 60fps 摄像头主控 SoC 通过两组 CSI-2 接口分别接收每组数据率约 1.6Gbps。PCB 为六层板MIPI 差分对走内层通过 FPC 连接器连接到摄像头模组FPC 长度分别为 8cm 和 12cm。故障表现是开机后偶尔无图像运行中有水平条纹并且从两个摄像头信号的稳定程度来看12cm 那一路明显更差。第一步先做近端测量也就是 SoC 引脚附近的波形。实测结果正常眼图清晰边沿正常源端输出并没有问题。第二步将差分探头移到 FPC 另一端的摄像头侧焊盘结果眼图明显闭合眼高只有 160mV 掉到了 120mV 附近而且上升沿出现明显的“爬坡”现象。这基本确认了问题存在于源端到远端之间的链路。第三步将 FPC 从连接器上摘下来空载测量连接器焊盘处的波形结果眼图恢复到了 180mV 左右。这一步把问题锁定在了 FPC 本身而不是 PCB 板卡部分。第四步检查 FPC 设计参数发现设计文件里标注的线宽铜厚与实际生产的压延铜偏差较大导致实测差分阻抗只在 80Ω 附近与目标 100Ω 差了 20% 以上。接下来做修调我先把源端驱动强度调高一档远端眼高回升到了 150mV但近端波形出现了轻微过冲。随后再通过调整 FPC 层叠结构缩小信号层到参考层的间距、修正线宽第二版 FPC 重新贴装后远端眼高恢复到 180mV近端过冲消失系统连续跑了一周压力测试没有再出现黑屏或者条纹。这个案例的教训很直接驱动强度寄存器是“好用的拐杖”但不能当成长久方案最终还是要解决物理链路本身的阻抗偏差。另外一个让我印象深刻的细节是在刚开始出错的时候团队里有人认为问题在摄像头模组本身想把锅甩给 sensor 厂商。但近端测量结果一开始就表明源端信号正常传感器端只是“受害者”。这种情况如果没有可追溯的测量记录很容易在供应商之间来回踢球。因此调试记录中源端和远端的波形截图、探头位置、测量条件必须留好这是工程沟通中的硬通货。6. 设计阶段的预防措施把调试压力前置到原理图与布局6.1 叠层与阻抗留给工艺足够的窗口如果产品还在原理图阶段MIPI D-PHY 的设计就应当以“最终生产公差”为目标而不是仅仅在仿真软件里看到 100Ω 就觉得自己设计完成。PCB 厂家实际生产时介质厚度、线宽蚀刻、阻焊厚度都会波动。正常的高频板材可以把阻抗控制在目标值正负 5% 到 10%但常规 FR4 做多层板阻抗偏差更加难控。建议做专门的阻抗测试条coupon要求板厂随板出货用以核对实际阻抗实测值是否达到设计要求。如果是软板FPC情况更特殊。软板的基材厚度、铜箔压延和覆盖层厚度波动比硬板更大而且弯折还会带来阻抗的变化。在设计 FPC 时尽量把 MIPI 差分对布在靠近接地层的位置线宽线距要比硬板留出更多容差空间。同时弯折区不要布线或者至少确保差分对在弯折区内的线宽/间距保持一致并保持相同弯曲半径避免一对中的两条线因为弯曲方向不同产生长度和阻抗差异。6.2 过孔、换层与绕线规则在内层走线时难免会遇到换层。对于 D-PHY 的差分对每一处换层都是一个风险点越少越好。规则可以这样把握走线时保持差分对在同一层传输如果必须换层两个过孔尽量靠近并在旁边加回流地孔以维持参考平面连续性。过孔残桩问题在厚板上尤其突出可以采用背钻工艺或者避免在高速信号上使用过长的过孔直通段。数据线与时钟线的等长匹配也是重点。D-PHY 是源同步接口接收端依靠时钟边沿对数据进行采样。如果时钟线和数据线的传输延迟差过大采样窗口就会偏移。在布局时建议让每对差分线内部的 P/N 等长并且各通道对与时钟通道的总长差控制在 1mm 以内。如果因为结构限制做不到严格等长也要意识到这个差异会在高速率下直接转化为数据与时钟的偏移必要时需要在接收端做时序修调但这会占用实现成本不如在设计阶段把等长做好。6.3 ESD 器件是隐形杀手很多工程师完成 MIPI 布线后会在连接器端口加上 ESD 保护二极管但由于对容性负载不够敏感很容易把系统拖垮。一颗典型 ESD 二极管的结电容如果是 1.2pF 以上并联在差分线上其对 2Gbps 信号的负载效应已经相当明显主要表现为边沿退化、眼图闭合、抖动恶化。因此针对这类超高速接口ESD 器件的选择要把“低电容”放在第一优先级尽量选择 0.5pF 以下的器件并且在布局上让 ESD 器件的焊盘与信号线的分叉尽量短减少直通引入的不连续性。这里也有一个工程平衡如果你为了追求最低电容选了一颗防护能力较弱的器件在浪涌测试时又容易失效。常规方案是“主保护加次级保护”或者使用厂商专门为高速接口优化的双向 TVS 阵列这些器件通常在低电容和防护能力之间做了折中。在选择具体规格时可以参考器件 datasheet 中给出的动态电阻和钳位电压而不是只看其浪涌耐受电流。6.4 原理图阶段预留调试手段这是我特别想强调的一点。不少项目到调试阶段才发现想要测量 MIPI 信号却找不到一个合适的探测点只能去刮开绿油、飞线或者直接在芯片引脚上用探头硬扎既危险又不准确。正确的做法是在原理图阶段就考虑好“调试三件套”在关键差分对上预留测试焊盘或测试连接器位置。在源端串联电阻位置上默认先放 0Ω以便出现问题时方便更换为其他阻值。在 ESD 器件位置预留两种封装或者两种选型空间。这样往往能够在产品开发阶段节省大量返工时间。设计方案稳定后如果不需要这些测试点可以在量产版本中移除但在试产阶段这些预留手段非常必要。7. 几个实测中一定要记住的小细节最后说几个我在现场调试中积累的小经验。第一测量数据线和时钟线的时候不要只看单次触发波形养成开无限余辉的习惯。偶发干扰、串扰、电源噪声引起的抖动可能每秒只出现几次不用累积模式根本发现不了。第二记录波形文件时一定把采样率、探头型号、测量位置标清楚因为不同仪器、不同探头测出来的结果之间没有可对比性特别是上升时间和抖动这类极其依赖测量系统的指标。第三调节芯片寄存器时每次只改一个参数改完立刻测量不要在同一个版本里同时调整驱动强度和串阻否则你根本无法判断谁的贡献更大。如果你正在做一个从 sensor 到 SoC、从屏幕模组到主控的 D-PHY 链路调试可以先按本文的思路把近端、远端测量点确认清楚再依次检查阻抗连续性和模式转换时序最后再碰驱动强度相关寄存器。我见过很多调试团队把大的注意力放在眼图角度上反而对 T_HS_PREPARE 这类模式切换时序没有系统记录。大量现场疑难问题最终被定位在模式切换异常而不是单纯的高速传输性能上。把这条链路理清楚你的调试效率会有很明显的变化。
阅读完成 · 觉得有帮助？
