★ FEATURED ARTICLE 1. 环流为什么会搬家到大功率器件身上发热传导链条拆解1.1 环流到底是哪来的“隐形电流”先说个最基础的问题什么叫环流。两台逆变器并在一起给同一组负载供电理想情况下两台设备各出一半电流大家相安无事。但实际工程里没有两台完全一致的逆变器——直流母线电压有纹波差异、IGBT管压降不一致、驱动板死区时间设置不同、输出滤波电感也有误差这些微小的偏差会导致两台设备的输出电压瞬时值不相等。电压不一样又直接连在同一个母线上会怎么样电压高的那台会把自己多余的电压“灌”到电压低的那台里面去这个灌进去的电流不经过负载而是顺着两台设备的输出端走了一个闭合回路。这个电流就是环流。用公式理解更直白[ i_{circ} \frac{\Delta U}{Z_1 Z_2} ]ΔU是两台逆变器输出电压的瞬时差Z1和Z2是两台设备输出端到并联汇流点之间的线路阻抗。阻抗越大环流越小电压差越大环流越大。做电力电子的人喜欢把环流比做“两个水桶之间的连通器”——两个水面高度不一样中间用管子一连水就会自动从高水位往低水位流直到水面齐平才停。逆变器并联也是这样输出端母线就是那根连通管电压差就是水位差只不过这里流的不是水是有功/无功叠加的电流而且这个电流往往是高频分量和低频分量掺杂在一起的。1.2 从环流到结温大功率器件是怎么一步步被“烫”的发热链条其实分三步环流产生 - 电流流过器件 - 损耗变成热。第一步环流产生了第二步这些环流不是凭空消失的它必然走两条路——要么通过输出滤波电感回到母线要么通过IGBT的续流二极管、开关管本身回流。无论走哪条都是实实在在的电流都会在器件的导通电阻R_DS(on)上产生损耗。IGBT是双极器件饱和压降V_CE(sat)加上通态电阻一个周期内有效值的平方乘以阻抗就是器件上的额外功耗。第三步就是热量积累。IGBT模块的结到壳热阻RthJC是固定的损耗功率P升高结温就直接按比例往上顶[ \Delta T_j P \times R_{thJC} ]我实测过一个案例某项目两台30kVA三相逆变器并联原本满负载条件下IGBT壳温稳定在78℃左右后来因为载波同步信号丢失两台机器的PWM载波相位发生了偏移环流峰值干到了额定电流的23%。IGBT壳温半小时内直接从78℃干到91℃散热器风扇全速转都压不住。这个温升看着不算夸张但IGBT模块的结温余量通常只有几十度再把环境高温、长期老化系数加上去离过温保护跳机就差那么几度。电感这边更惨。输出滤波电感是磁芯加铜线环流的谐波分量一大磁芯损耗涡流损耗加磁滞损耗呈平方关系增长铜线上的高频纹波电流又会产生严重的集肤效应和邻近效应等效电阻ACR比直流电阻DCR高出好几倍。所以并联逆变器发烫先烫的往往不是IGBT本体而是输出电感、母排连接点和接线端子——这几个地方才是环流最容易露出马脚的位置。1.3 为什么单机跑不烫一并联就烫很多人第一次遇到这个现象都会懵单机测试满载跑两小时温升完全正常两台并起来负载还没加多少机器反而先烫了。道理其实不复杂。单台逆变器输出电流全部流向负载回路是“逆变器 - 负载 - 逆变器”电流路径清晰母线回流也是设计好的路径。而两台并联以后输出端被电缆和母排直接连在一起多了一条“逆变器1输出端 - 逆变器2输出端”的低阻抗回路。这条回路在设计阶段常常没被认真对待——滤波电感和线路阻抗都是按单机模型算的但并联工况下环流路径上的阻抗值可能只有几毫欧甚至零点几毫欧。阻抗如此低哪怕两台机器输出电压瞬时值只差1%额定电压环流也会瞬间涌出来。这就是为什么并联逆变器“莫名其妙发烫”的根源——不是散热设计不行是环流把本该流向负载的能量输出变成了器件内部的循环发热。我把这个现象总结成一句话环流不是负载电流它不干活只发热而且专门挑功率器件和磁性元件下手。2. 用Matlab把环流扒出来模型搭建与参数设计2.1 为什么非要用仿真来“抓”环流有人可能会说环流的公式不是很简单吗算一下不就完了理论算能算出大概趋势但工程上根本不够用。原因有三个第一逆变器输出是PWM脉宽调制方波不是理想正弦波环流里掺杂了大量开关频率附近的谐波分量靠基波公式根本算不准。第二两台逆变器的死区时间、管压降、载波相位差都是随温度和工作点漂移的用静态公式没法描述这种动态过程。第三我们不仅想知道环流有多大还想知道它长什么样、集中在哪些谐波次数上、跟哪个失配因素关系最大——这些信息只能靠看波形和频谱。Matlab/Simulink做这件事有天然优势。Simscape Electrical就是以前的SimPowerSystems里面有三相两电平逆变桥的现成模型IGBT的导通压降、开关时间、反向二极管特性都能设PWM生成部分可以用SVPWM或者SPWM现成模块也可以在Stateflow里手写驱动逻辑。更关键的是我们可以方便地做失配扫描——把载波相位差、死区时间差、线路阻抗差当作变量一次性代入仿真几分钟就能把几十种工况全跑完这在物理样机上根本不可能做到。2.2 仿真模型的基本结构我搭建的并联逆变器仿真模型长这样结构上分四块两台完全独立的三相两电平IGBT逆变桥直流侧并联在同一个稳压电源上每台逆变器输出端串联LC滤波器和一段线路阻抗然后连接到公共交流母线公共母线上挂一组三相阻感负载控制部分采用双闭环电压外环加电流内环加SVPWM调制两台逆变器各用一套控制器两台逆变器之间的“失配”是通过参数设置实现的。基础模型保持对称然后依次把某个参数改掉观察环流变化这样就能把所有失配因素逐个拆开。我特别说明一点如果你要跑这个仿真不是非要用SVPWMSPWM也完全够用关键是控制参数和载波生成逻辑要写得干净后期扫参数会方便很多。以下是模型里逆变器功率部分的配置代码我用的是Simscape Electrical的基础模型配合m语言做参数化% 逆变器模块参数配置 clear; clc; % 直流母线参数 Vdc 800; % 直流母线电压 800V Cdc 2200e-6; % 直流母线电容 2200uF % 逆变器1参数 inv1.Ron 0.001; % IGBT导通电阻 1mOhm inv1.Vf 1.8; % 续流二极管导通压降 1.8V inv1.Tdead 3e-6; % 死区时间 3us inv1.fsw 10000; % 开关频率 10kHz % 逆变器2参数基础对称后续扫描时修改 inv2.Ron 0.001; inv2.Vf 1.8; inv2.Tdead 3e-6; inv2.fsw 10000; % 输出滤波与线路参数 Lf 1.5e-3; % 滤波电感 1.5mH Cf 20e-6; % 滤波电容 20uF Zline1 0.001 1i*2*pi*50*0.05e-6; % 逆变器1输出端阻抗 Zline2 0.001 1i*2*pi*50*0.05e-6; % 逆变器2输出端阻抗 % 负载参数 Pload 10000; % 额定功率 10kW Qload 2000; % 无功 2kVar2.3 仿真参数怎么定才贴近实际模型跑出来的结果可不可信完全取决于参数设得真不真实。下面这张表是我基于一个10kVA等级并联系统整理的参数清单你要复现可以直接抄参数项设定值说明直流母线电压800V模拟三相380V输入整流后的典型母线电压单机额定容量5kVA两台并联共10kVA负载按70%-100%切换输出滤波电感1.5mH按额定电流下电感纹波电流约20%设计输出滤波电容20uF与电感谐振频率约1kHz避开开关频段开关频率10kHz常见IGBT模块的工程取值死区时间3us比较常规的IGBT驱动死区设置载波相位差0°/90°/180°模拟逆变器之间载波不同步的情况线路阻抗0.5mΩ - 10mΩ模拟从机柜到母排的电缆和连接阻抗差异这里要特别提醒一个关键点滤波电感不能设得太小太小会让环流的di/dt过大仿真中会出现很大的尖峰这和真实器件上观察到的现象是吻合的但会让模型步长被迫调小跑得非常慢。我一般建议滤波电感的取值参考额定工况下电感电流纹波占比15%-25%这个区间既接近工程实际仿真尺度也比较好控制。2.4 失配变量怎么注入从单点对比到扫描矩阵抓环流不能只跑一组工况要跑多组才能看出规律。我的做法是用一个m脚本去批量改模型的工作区变量然后循环调用sim命令% 失配扫描载波相位差从0度到180度 phase_shift_list [0 30 60 90 120 150 180]; % 载波相位差度 result_table zeros(length(phase_shift_list), 3); % 预分配结果表 for idx 1:length(phase_shift_list) % 修改模型工作区变量 phase_shift phase_shift_list(idx); assignin(base, CarrierPhaseShift, phase_shift/180*pi); % 运行仿真 sim(parallel_inverter.slx); % 提取环流信号定义见 2.5 节 ia1 logsout.getElement(PhaseA_Inv1).Values.Data; ia2 logsout.getElement(PhaseA_Inv2).Values.Data; time logsout.getElement(PhaseA_Inv1).Values.Time; % 计算环流有效值稳态段 steady_idx find(time 0.15 time 0.2); icirc (ia1 - ia2) / 2; icirc_rms rms(icirc(steady_idx)); % 记录结果 result_table(idx, 1) phase_shift; result_table(idx, 2) icirc_rms; result_table(idx, 3) max(abs(icirc(steady_idx))); end % 打印结果 disp(载波相位差(度) | 环流RMS(A) | 环流峰值(A)); disp(result_table);死区时间差的扫描也是一样套路把逆变器2的Tdead从3us逐步加到5us固定逆变器1为3us观察环流变化。我建议所有扫描因子分开做不要一次性把所有失配叠加否则最后环流大了你根本说不清楚是哪个因素引起的。2.5 环流在仿真里怎么定义和提取并联逆变器的环流定义有一个细节要注意。三相系统中各相电流都要提取然后算同一相两台逆变器输出电流的差值再用除以2。为什么除以2因为在理想对称的并联系统中两台逆变器的负载电流各承担一半环流则是在两者之间等幅反向流动的分量所以用差值的一半来等效环流是行业通用做法。% 从Simulink logsout数据中提取环流 ia1 logsout.getElement(PhaseA_Inv1).Values.Data; % 逆变器1 A相电流 ia2 logsout.getElement(PhaseA_Inv2).Values.Data; % 逆变器2 A相电流 icirc_A (ia1 - ia2) / 2; % A相环流把环流信号提取出来之后再用FFT分析它的频谱成分。环流里面如果有明显的50Hz基波分量说明是两台设备的输出电压基波幅值不等属于有功或无功分配不均导致的低频环流如果集中在开关频率及其边带附近说明是载波不同步或者PWM边带差异导致的高频环流。这两种环流的热效应和抑制手段完全不同搞清楚它们是哪一类后面做抑制才有的放矢。3. 环流的“作案手法”还原仿真结果与归因分析3.1 理想条件下的底噪现实不存在“零环流”先看基准工况两台逆变器参数完全一致载波同步死区一致。仿真跑出来的环流并不是零而是在一个很小幅值附近高频抖动。这个底噪环流主要是PWM开关瞬间的dv/dt差异和数值计算误差引起的幅值通常只有额定电流的1%-2%对发热基本无害。这一点我很想说清楚千万不要以为环流是“有没有”的问题它在任何并联系统里都客观存在只是量级大小的问题。工程师真正要管的是把环流控制在额定电流的5%以内而不是追求“零环流”——追求零环流的代价往往比环流本身还大后面我会在抑制方案里展开讲。3.2 载波相位失配最有杀伤力的高频环流源把逆变器2的载波相位偏移90°和180°分别跑仿真环流波形立刻变得狰狞。先说90°偏移的情况A相环流有效值飙到额定电流的9%左右峰值到16%。波形上能看到明显的开关频率及其边带成分频率谱上在9.5kHz、10kHz、10.5kHz附近出现三根很粗的谱线。这个环流流经输出电感和IGBT时高频损耗比低频分量大得多因为铁损和开关损耗都对频率敏感。等把载波相位差拉到180°情况更恶化环流有效值到14%峰值接近额定值的26%。两台逆变器的PWM脉冲正好错开半周期等于一直在互相“对着干”输出端的电压叠加出现非常宽的差值脉冲环流几乎处于最恶劣工作点。我在仿真数据里还发现一个容易被忽略的现象载波相位失配产生的环流不仅出现在并联的相线之间还会通过直流母线电容回流。也就是说你摸到直流母线电容外壳烫手可能不是电容本身老化而是载波失配环流在电容上产生了额外纹波电流损耗。这个点后来我在实际项目中验证过并联机组的直流母线电容温升确实比单机高出一个明显的档位。载波相位差环流RMS环流峰值主要谐波分布等效发热特征0°同步1.2%Ie2.5%Ie10kHz开关频率分量为主几乎无感30°2.8%Ie5.1%Ie10kHz ± 边带分量增强轻微温升90°9.3%Ie16.4%Ie9.5k/10k/10.5kHz三条主谱线电感明显发热180°14.1%Ie26.2%Ie边带全谱扩散IGBT发热显著3.3 死区时间差异躲不掉的低频环流死区时间的本质是防止同一桥臂上下管直通而插入的“等待时间”但它会让实际输出电压与指令电压之间产生偏差等效于在输出中叠加了一串与负载电流方向相关的误差脉冲。两台逆变器死区时间一不一样这个误差电压就不一样等于给环流回路注入了一个低频的电压源。仿真验证逆变器1死区固定3us逆变器2从3us加到6us每加0.5us记录一组数据。结果如下死区时间差环流RMS环流峰值频谱特征0us1.2%Ie2.5%Ie开关频段微量1us2.6%Ie5.8%Ie出现150Hz低频分量2us4.3%Ie9.4%Ie150Hz 300Hz分量明显3us6.1%Ie13.7%Ie低频分量成为主导注意这里频谱里的150Hz、300Hz不是50Hz整数倍这么简单。三相桥式逆变器的死区误差电压在三相静止坐标系里是一个阶梯波映射到三相坐标系后会产生奇数次和偶数次谐波混叠所以看到150Hz和300Hz完全不奇怪。低频环流的危害在于它会引起输出电流的波形畸变同时让两台逆变器分担的电流长期不平衡——负载电流大的那台发热自然更狠。我在实际项目里测过两台标称完全一样的逆变器模块现场量死区时间竟然差了1.6us一台用了国产驱动光耦一台用了进口型号开启延时不匹配这个差异在单机测试时根本看不出来并联后却直接导致一台机器比另一台多承担了将近20%的负载电流。这个案例我印象很深后面凡是并联项目我验收清单里必测死区时间的一致性。3.4 线路阻抗失配被很多设计忽视的“帮凶”第三个失配项是线路阻抗。两台逆变器到公共母排的连接电缆长度不同、接线端子压接效果不同、断路器接触电阻不同都会让Z1和Z2不对称。仿真中我把逆变器1的线路阻抗设为1mΩ逆变器2设为10mΩ其他条件完全对称。结果环流RMS大约是3.8%Ie比前几个因素温和但它有一个很恶劣的附加效果它同时加剧了有功功率分配不平衡。线路阻抗小的一台会承担更多的负载电流哪怕环流本身不大这台设备的负荷率也明显偏高照样会摸起来发烫。线路阻抗失配最恶心的地方在于它的影响是非线性的。我试过把两台机组的阻抗差从5mΩ拉到20mΩ环流增幅越来越缓但两台设备之间的电流差却持续扩大。所以在工程中诊断发热问题时别只盯着控制板参数拿万用表量一下两台机到母排的回路电阻往往能找到比想象中更大的坑。4. 抑制环流的几种手段实测效果没你想的那么简单4.1 输出端串联环流抑制电感简单粗暴但有用环流本质上是由电压差驱动的在环流回路里串入额外的电感就能以阻抗方式限制环流幅值。对应到物理实现就是在每台逆变器输出端串联一个磁环电感或者利用输出滤波电感的漏感这种做法在UPS并联和逆变器并机方案里都非常常见。仿真中我在每台逆变器输出端额外串联了0.5mH环流抑制电感对比不加电感的情况载波相位差90°时环流RMS从9.3%Ie降到了4.1%Ie效果非常明显。但代价是电感本身会发热而且电感的压降会在重载时影响输出电压精度需要控制环输出电压前馈补偿。还有一个工程上容易踩的坑环流抑制电感必须成对出现两台逆变器都要加只加一台的话等于人为制造了新的阻抗失配环流反而可能更大。这个对称性原则在我早期做过的项目里吃过亏当时图省事只在一台机器上加了一个均流电感结果那台机器变成了环流集中的“受害者”拆掉之后环流才降下来。4.2 载波同步技术治本但需要系统级支持载波相位失配引起的环流是最大的那一类所以如果有条件最有效的抑制手段就是从源头把载波同步起来。具体做法是选一台主机作为时钟源通过同步信号线把载波信号分发给各台从机保证各台PWM载波的相位一致。仿真数据已经表明载波相位差归零之后环流基本回落到1%Ie的底噪水平。这个方案的难点不在于原理而在于系统架构所有从机的控制板都必须具备外部同步输入接口而且同步信号线要可靠不能受到干扰。普通民用逆变器没有这个接口所以载波同步方案多见于高端UPS并机系统和军工、通信电源领域。如果两台逆变器本身没有同步输入接口还有一个折中方案通过控制算法补偿。典型做法是检测环流信号把它引入电流环的q轴或者零序通道通过调节调制波来主动抵消环流。这种方案我在一台实验样机上试过环流可以压到叠加之前的60%左右但由于PWM离散输出天然就有限幅它在重载工况下的抑制能力会变差不适合作为唯一手段。4.3 集中滤波与逐机滤波的取舍滤波策略也会影响环流的走向。逐机滤波每台逆变器输出端各配LC滤波器是常见方案但缺点是每台机的LC参数不可能完全一致滤波电容的容差本身就会引入低频环流。集中滤波所有逆变器先并联再由一套公共LC滤波器滤波后再接负载则完全避免了逐机滤波参数不一致的问题代价是滤波器的电流容量按总负载设计体积会大不少。仿真的结论是集中滤波方案下环流主要走线路阻抗回路由于线路阻抗衰减环流比逐机滤波低很多。但集中滤波对并联母线的要求更高母排上的高频纹波电流也更大母排发热也需要重新校核。实际项目中如果追求极致的环流抑制效果集中滤波值得优先考虑前提是散热和结构空间都够。4.4 几种抑制方案的横向对比抑制方案环流压制效果实施成本对负载影响适用场景输出端串联耦合电感显著60%-70%中有压降需补偿中小功率并机载波同步信号线最佳90%低无影响具备同步接口的工业级产品软件环流补偿中等约40%-60%低轻载时效果好无法改硬件的存量设备集中滤波显著约70%高滤波性能好但体积大新设计项目空间充裕线路阻抗匹配设计中等约50%低无直接副作用适合从源头预防这里我想多讲一句任何单一抑制方案都不是银弹。我自己做并联项目的思路是“三层防线”——设计阶段做线路阻抗匹配和死区一致性控制硬件上预留环流抑制电感位置控制算法里带一个环流补偿通道。这样即使某一层出问题其他层也能兜底不会出现环流失控的极端情况。5. 并联项目里与环流斗智斗勇实测观察到的排查经验5.1 现场排查流程先确定“是不是环流”再抓“环流从哪来”仿真可以把环流的机理研究清楚但到了现场问题往往连“是不是环流”都不确定。我在现场排查过一例并联机组异常发热问题排查顺序大概是这样的可以给你做个参考第一步用钳形电流表分别测两台逆变器的三相输出电流再在并联点后面测总输出电流。如果各台电流之和明显大于总输出电流说明有一部分电流在设备之间循环环流实锤了。第二步判断环流是低频还是高频。把电流波形导入示波器做FFT低频环流看50Hz-300Hz段高频环流看开关频率附近。这一步决定了你后续查“死区和控制参数”还是查“载波同步和滤波设计”。第三步针对低频环流去量死区时间。用示波器量IGBT驱动波形的下降沿到互补管上升沿之间的间隔两台机逐相对比。针对高频环流去检查同步信号线和载波发生器配置。第四步查线路阻抗。断开两台逆变器用微欧计或者双臂电桥量每台输出端到共母排之间的电阻阻值差异超过20%就要重视。这套流程我在不同项目上跑过很多次基本能覆盖90%以上的环流发热问题。我只强调一点排查一定要先测量再下结论不要一上来就怀疑控制板参数。很多“莫名其妙”的发热故障最后查出来都是接线端子没压紧、电缆长度不一致这种机械问题。5.2 载波同步丢失之后发生了什么我经手过一个比较典型的并机发热案例。两台逆变器通过同步信号线并联运行正常运行了几个月某天一台机组突然开始发烫但没报任何故障。我到现场用示波器抓了两台机器的载波发现一台是10.0kHz另一台已经漂到了10.3kHz——同步线内部断芯从机失去了外部时钟自动切换成了内部振荡器频率差异自然就产生了。这个案子的启发是涉及并联的系统建议把“载波同步状态”做成一个可监测量要么在面板上给指示灯要么通过通信上报。没有这个状态监测同步线断了可能要在设备发烫跳闸之后才能被发现。事后我在系统里加了一个同步状态检测程序每秒钟检查一次同步信号的有效性后来再没出过因为载波漂移导致的环流问题。5.3 合闸瞬间环流的瞬态冲击最容易被低估的场景稳态环流可以通过设计手段控制在合理范围但合闸瞬间的环流冲击往往大得吓人。仿真中我加了这样一个工况两台逆变器都运行稳定后突然把逆变器2从母线侧断开再立即重新并网。合闸瞬间由于逆变器2输出电压和母线电压存在相位差环流峰值瞬间冲到了额定电流的40%以上持续了几个毫秒才衰减。这个瞬态环流虽然持续时长短但IEEE和其他标准对功率器件都有一个原则——器件工作结温不能瞬间超过极限值哪怕只有几个毫秒也可能造成IGBT闩锁效应或加速老化。所以在并联系统设计里软启动和预充电必不可少并网之前先把逆变器输出电压的相位、幅值、频率都与母线对齐确认偏差在允许范围内再闭合并网开关。仿真里加上软启动逻辑之后合闸环流峰值降到了额定电流的5%以内这在实际项目里也是我可以接受的边界。5.4 设计阶段就提前做“环流预检”远比事后补救划算最后聊聊经验层面的东西。我个人的体会是并联逆变器的环流问题最好不要等到样机并联测试时才去发现。现在我的做法是在设计阶段就用Matlab把“失配矩阵”完整扫一遍——满载/半载/轻载三种负载载波相位差0/30/90/180四种状态死区差0/1/2/3us四种状态线路阻抗差0.5/2/5/10倍四种状态算一个12x12的工况矩阵花半天时间跑完就能把整个系统的环流敏感度摸得清清楚楚。这样做的好处有两个一是提前知道系统对哪些参数最敏感在设计时就有针对性地控制这些参数的公差范围二是对接下来的测试验收有预判现场测出来什么数据心里有底不会一看到环流超限就手足无措。我很少单独依赖仿真结果就下最终结论但仿真给出的方向和量级判断配合样机测试验证这套组合在并联逆变器项目里用下来胜率相当高。毕竟等到机器已经烫手再去追查环流远不如在设计阶段就让它现出原形来得从容。
阅读完成 · 觉得有帮助？
