★ FEATURED ARTICLE 一句话结论CTE 降了 23%电阻率却涨了 11%。铜是 TSV 的填充材料但它和硅热不到一块去铜的热膨胀系数CTE约 17 ppm/K硅只有 4.0 ppm/K中间差了 13 个 ppm/K。硅片每经历一次 200 °C 的工艺这层差值就变成一份热应力压在 TSV 周围的硅上也压在自己身上[1]。掺石墨烯是个思路石墨烯的面内热膨胀是负的室温约−8 ppm/K理论上能把复合膜的 CTE 往下拉。实测做出来石墨烯掺入量1.9 ± 0.4 wt%约7.0 ± 1.4 vol%。复合膜 CTE 从17.2 降到 13.2 ppm/K只有纯铜的77%杨氏模量99 → 123 GPa25%剪切模量42 → 51 GPa22%[1]。代价只有一个但很扎眼电阻率从 1.9 涨到 2.1μΩ·cm约 11%。而石墨烯本身的面内导电性是极好的——往铜里掺更导电的东西导电性反而降了。一句话转述复合材料不是取两家之长而是看界面给不给通路。本号写过 ALD 钌、Co-TiN 互连、Mo 薄膜的尺寸效应都是金属薄膜的电阻率从哪来。这一篇换个方向往铜里掺第二相时这笔账怎么算。而要判断掺了到底亏不亏第一步是把方阻与电阻率量准——这正是xfilm四探针方阻仪要做的活。铜和硅的 13 个 ppm/K热应力从哪来TSV 是把铜填进硅片上的深孔里。铜的 CTE 约17 ppm/K、硅约4.0 ppm/K两者被焊成一个整体之后温度一变铜想多膨胀、硅不肯让界面上就会积起正应力与切应力[1]。在反复的升降温里这份应力会推动界面位移、甚至挤出铜来本号写过《TSV 互连退火为何鼓成蘑菇头》讲的就是铜被挤出来的那一面。所以降 CTE是这条线上一个很实际的目标不需要把铜换成别的金属只要把它的热膨胀往下拉一点热应力就能降一截。掺 1.9 wt% 石墨烯CTE 13.2、模量 25%[1] 的做法是把电化学剥离的多层石墨烯加到电镀液里跟铜一起电沉积出来得到G-Cu 复合薄膜膜厚 5 与 10 μm镀在 Si 基底上。这里有个容易被跳过的工艺细节石墨烯片在电镀液里会团聚团聚了就等于白掺。原文先用聚二烯丙基二甲基氯化铵PDDA处理石墨烯让片层表面带正电——既阻止团聚又让石墨烯在电场里向阴极迁移跟铜一起沉积进膜里[1]。能不能均匀分散是这一步的成败手不是镀完之后才看结果。CTE 不是直接量的是间接算出来的把复合膜镀在200μm 厚的硅片上放进恒温炉里从25 °C 升到 200 °C测点 25 / 50 / 100 / 150 / 200 °C。然后用光学干涉法测曲率半径再按 Stoney 公式反推内应力最后由应力随温度的变化率算出 CTE[1]。复合膜的厚度单独用表面轮廓仪测了 6 次平均7.0μm6.9 ~ 7.1 μm——厚度必须实测因为它直接进公式。曲率法测热膨胀与电阻率汇总a 是曲率测量装置LED 光源 → 分束器 → 样品样品放在可升温的炉里用参考平面做基准b 曲率半径随温度升高而持续下降c 由曲率反推的内应力随温度上升d 是结论——G-Cu 复合膜的 CTE 为 13.2 ppm/K只有纯铜 17.2 ppm/K 的 77%内嵌小图给出两者的电阻率复合膜 2.1 μΩ·cm、纯铜 1.9 μΩ·cm。来源An et al. 2019, Fig. 5许可证CC BY 4.0结果很清楚CTE 13.2 ppm/K比纯铜低 23%同时模量上去了杨氏模量 25%、剪切模量 22%共振频率从 5237 Hz 提到 6022 Hz[1]。对 TSV 来说这是好事——更不容易被热应力推动也更硬。但电阻率涨了石墨烯在铜里是孤岛导电性这一项[1] 用的是四端法four-terminal method同样的 5 μm 与 10 μm 两种厚度每个样品测10 次以上取平均。结果是G-Cu 2.1 ± 0.2 μΩ·cm纯电镀铜1.9 ± 0.1 μΩ·cm——复合膜高约11%[1]。为什么答案在显微照片里。复合膜里石墨烯在哪a 电化学剥离的多层石墨烯的 TEM 像与选区电子衍射六重对称斑点说明结晶性好b G-Cu 复合膜表面的 SEM红虚线勾出的是嵌在铜基体里的石墨烯片箭头指向它们c 纯铜膜的表面形貌明显更平整d EDS 谱给出成分Cu 97.8 wt%、C 2.0 wt%。来源An et al. 2019, Fig. 2许可证CC BY 4.0先看 d 图那行成分Cu 97.8 wt%、C 2.0 wt%。这个数字来自 EDS而 EDS 的取数范围是约 5 nm 的电子束直径、约 3μm 的深度分辨——也就是说它统计的是膜表层那几微米不等于整片膜的体相含量。原文据此跑了15 次以上才给出1.9 ± 0.4 wt%再用铜与石墨烯的密度8.9 与 2.3 g/cm³折算成7.0 ± 1.4 vol%[1]。关键在 b 图石墨烯片是随机分散在铜基体里的一片一片互不相连。电子要从一端走到另一端得穿过铜 → 石墨烯 → 铜 → …的一连串界面而石墨烯片之间的界面并不连续并没有形成一条贯通的导电通路[1]。原文的解释很直接石墨烯的面内电子迁移率确实极高电化学剥离的石墨烯在 (NH₄)₂SO₄ 溶液里就表现出导电的面内方阻。但掺进铜里之后它变成了孤岛——石墨烯可用的方向与电流方向不一致电子在界面上被拖慢于是电阻率比纯铜略升[1]。换句话说材料本身导电好不等于它在复合材料里接得上。决定电阻率的不是石墨烯的电导率而是石墨烯与铜的界面接不接得通。四端法/四探针测方阻要把哪几件事钉死要在自己的膜上复现这笔账测量端有几件事必须先定下来要钉死的为什么本篇的做法厚度方阻 → 电阻率要乘厚度厚度错 10%电阻率就错 10%表面轮廓仪测 6 次7.0μm6.9–7.1[1]测点与次数复合膜不均匀单点没有代表性每个样品10 次取平均报 ± 误差[1]温度与基底电阻率随温度变基底漏电会污染结果镀在 Si 基底上5 与 10 μm 两种厚度对照[1]CTE 的测量链CTE 是曲率 → 应力 → CTE三步算出来的每步都有假设200 μm Si 基底 Stoney 公式 25–200 °C 五点[1]成分掺了多少直接决定性能EDS 多次统计1.9 ± 0.4 wt% / 7.0 ± 1.4 vol%[1]这里要说一句测量端的话方阻是这条链上最容易被测快的一环也是最容易把结论带偏的一环。同一片膜探针压力不对、边缘没扣掉、厚度用了标称值算出来的电阻率可以差出十几个百分点——而这刚好是掺石墨烯到底亏不亏的量级。所以每次报电阻率变化 X%都该把厚度、测点、次数一起报出来。三条边界要说清。第一这是薄膜样品的数据5 与 10 μm镀在 Si 上不是填进 TSV 深孔之后的原位电阻率孔里的铜受约束更强数值会不同。第二CTE 是间接测量曲率法 Stoney膜的残余应力、基底厚度都会传进结果换基底就得重算。第三石墨烯含量只有一种1.9 wt%再往上加会不会 CTE 更低、电阻率更差这篇没有给答案——不能顺手外推成越多越好或越多越差。回头看这篇工作真正值钱的不是CTE 降了 23%而是它把复合材料的取舍摆到了一张表上热膨胀、模量、电阻率三项一起看才知道这个配方在自己的场景里划不划算。而三项里只有一个环节必须靠测量拿到、且最容易测飘的那就是电阻率——xfillm四探针方阻仪给出的方阻乘以实测厚度才是能和别人对比的电阻率。决定要不要掺的不是石墨烯有多导电而是它在你这条工艺里接不接得上。原文参考An Z., Li J., Kikuchi A., Wang Z., Jiang Y., Ono T. Mechanically strengthened graphene-Cu composite with reduced thermal expansion towards interconnect applications. Microsystems Nanoengineering, 5, 20 (2019). DOI: 10.1038/s41378-019-0059-0CC BY 4.0*特别声明本公众号所发布的原创及转载文章仅用于学术分享和传递行业相关信息。未经授权不得抄袭、篡改、引用、转载等侵犯本公众号相关权益的行为。内容仅供参考如涉及版权问题敬请联系我们将在第一时间核实并处理。
阅读完成 · 觉得有帮助？
