★ FEATURED ARTICLE 简介本资源是一份面向微电子与集成电路设计方向研究生及工程师的学术型技术文档聚焦高性能sigma-delta ADC的系统建模、电路实现与非理想因素分析解决高精度模数转换器在数字音频、ISDN及无线通信系统中兼顾精度、线性度与功耗的设计难题。资源为单文件PDF5.44MB完整呈现西安电子科技大学博士学位论文《高性能sigma-delta ADC的设计与研究》涵盖MATLAB系统级仿真方法、4阶单环1位调制器与MASH 2-2级联多位结构的对比设计、运放非理想性量化建模、kT/C噪声与开关非线性分析、DWA数字校正技术应用以及全数字抽取滤波器的多级优化实现。已有259人学习下载读者可直接获取从理论推导、参数设计、工艺实现TSMC 0.18μm、版图布局要点到实测结果15.31位精度、93.9dB DR、SNDR 80.9dB的全流程关键技术细节具备强工程参考价值。1. 高性能 sigma-delta ADC 的“玄学精度”为什么 15.31 位有效精度不是靠运放匹配堆出来的你有没有试过在 0.18μm 标准 CMOS 工艺上用全差分开关电容电路、1.8V 单电源、不加任何激光修调或模拟校正就做出 ENOB 达到 15.31 位动态范围 93.9dB、带宽 640kHz 的 ADC这不是实验室 Demo而是这篇博士论文里实测落地的芯片——它没用高精度双极工艺没靠昂贵的匹配电容阵列甚至没对运放做 DC 增益补偿。它的精度几乎完全“绕开”了传统模拟设计最头疼的元件匹配瓶颈。这背后不是运气而是一套被工程化验证过的噪声转移机制NTF主导的设计范式sigma-delta 不是把量化噪声“消灭”而是用数学可证的环路结构把它像水流一样“推”出信号带宽再用数字滤波器精准“截断”——整个过程对模拟电路的线性度、增益精度要求大幅降低却对噪声整形函数的阶数、零点/极点位置、量化器行为建模提出了严苛的系统级约束。换句话说它的高精度是用数字域的确定性驯服模拟域的不确定性。而这篇论文最硬核的价值恰恰在于它把这套“驯服”的全过程——从 MATLAB 系统级 NTF 推导、非理想因素的量化建模、单环与 MASH 结构的稳定性边界分析到最终版图中数字开关噪声隔离的物理实现——全部串成一条可复现、可调试、可量化的技术链。它不教你“怎么画运放”而是告诉你当运放注定不完美时系统该长成什么样子才能让它的不完美变得无关紧要。2. 噪声整形不是魔法STF/NTF 如何定义 sigma-delta 的能力边界2.1 信号传递函数STF与噪声传递函数NTF两个决定一切的 Z 域表达式所有 sigma-delta 调制器的行为最终都收敛于两个核心传递函数信号传递函数STF描述输入模拟信号如何被传递到输出数字流噪声传递函数NTF描述量化噪声如何被调制、整形并分布到频域。在论文第 2 章的系统建模中作者以 4 阶单环 1 位结构为例推导出其通用 NTF 形式% MATLAB 中构建 4 阶单环 NTF 的典型代码基于论文公式 2.12 N 4; % 阶数 z tf(z, 1/81.92e6); % 采样周期为 12.2ns 的离散变量 % 经典单环 NTFNTF(z) (1 - z^-1)^N NTF (1 - z^-1)^N; % 可视化其幅频响应归一化到单位圆 figure; bode(NTF, {2*pi*1e3, 2*pi*40e6}); grid on; title(4th-order Single-loop NTF Magnitude Response); xlabel(Frequency (rad/s)); ylabel(|NTF| (dB));关键机制说明这段代码生成的NTF幅频响应在低频信号带内呈现强衰减如 -80dB640kHz而在高频则陡峭上升。这就是“噪声整形”的数学本质——NTF 在信号带内越接近 0量化噪声被抑制得越彻底其零点必须严格位于 z1即 DC 点且重数等于调制器阶数 N。论文中实测的 15.31 位 ENOB正是这个(1−z⁻¹)⁴函数在 OSR64 下理论 SNR ≈ 6.02×B 1.76 10log₁₀(OSR×N) ≈ 94.2dB 的直接印证B1bit。STF 则恒为 1忽略延时意味着信号通路是“透明”的——这正是它不依赖模拟增益精度的根本原因。2.2 阶数、过采样率OSR与理论 SNR 的刚性关系论文第 2.2 节明确指出对于理想 1 位量化器N 阶调制器在过采样率 OSR 下的理论信噪比为[ \text{SNR}{\text{ideal}} 6.02B 1.76 10\log{10}\left(\text{OSR} \times N\right) \quad \text{(dB)} ]其中 B 是量化器位数此处 B1。代入论文参数OSR64N4得[ \text{SNR}{\text{ideal}} 6.02\times1 1.76 10\log{10}(64\times4) 7.78 10\log_{10}(256) \approx 7.78 24.08 31.86,\text{dB} ]等等——这明显远低于实测的 93.9dB这里藏着一个关键前提被省略了上述公式仅适用于 1 阶调制器N1。对于高阶调制器更精确的模型是[ \text{SNR}{\text{ideal}} \approx 6.02B 1.76 10\log{10}\left[\left(\frac{\pi}{2}\right)^{2N} \frac{\text{OSR}^{2N1}}{2N1}\right] ]代入 N4OSR64[ \text{SNR}{\text{ideal}} \approx 7.78 10\log{10}\left[\left(\frac{\pi}{2}\right)^8 \frac{64^9}{9}\right] \approx 7.78 10\log_{10}(0.00024 \times 1.84\times10^{16}/9) \approx 7.78 10\log_{10}(4.9\times10^{12}) \approx 7.78 126.9 134.7,\text{dB} ]这个值显然过高因为它假设了无限精度运算和零噪声。实际限制来自热噪声kT/C和运放有限增益。论文第 3 章量化分析表明在 0.18μm 工艺下采样电容 C1.2pF 时kT/C 噪声 ≈ 64μVrms折合到输入端约为 14.2 位 ENOB 的热噪声底限而运放有限 DC 增益A₀60dB引入的积分器误差进一步将理论极限拉低至约 15.5 位——与实测 15.31 位高度吻合。这证明论文的“高性能”并非突破物理极限而是将所有已知非理想因素建模后精准地把设计点锚定在理论与现实的交界处。2.3 单环 vs. MASH稳定性与线性度的不可兼得之困论文对比了两种主流架构其根本矛盾在于单环追求 NTF 零点的“纯净度”MASH 追求环路的“鲁棒性”。单环高阶结构如 4 阶 1 位NTF(1−z⁻¹)⁴零点全部扎在 z1噪声抑制能力最强且 1 位量化器固有线性无 DAC 失配。但问题在于当输入信号过大导致积分器饱和时环路会失稳振荡。论文第 4 章实测显示其输入范围被限制在 ±0.8V1.8V 供电超出即出现限幅失真。MASH 级联结构如 MASH2-2将高阶噪声整形分解为两个稳定子环如两个 2 阶环。第一级输出含量化噪声 e₁第二级对 e₁ 进行再调制输出 e₂最终数字逻辑抵消 e₁只保留经高阶整形的 e₂。其 NTF 等效为 (1−z⁻¹)⁴但每个子环本身是条件稳定的 2 阶环抗过载能力强。然而多位 DAC如 4b必然存在元件失配引入谐波失真——这正是论文第 5 章采用 DWA 数字校正的动因。设计取舍的具象化单环芯片面积 1mm×2mm功耗 56mWMASH 芯片虽未给面积但因需两套 DAC、两套积分器及数字抵消逻辑面积必然更大而 DWA 校正模块又额外增加约 15% 的数字门数。“高性能”在这里是动态权衡的结果——你要 15.31 位的纯净线性就接受带宽和输入摆幅的妥协你要 1.25MHz 输入下的 13.15 位 ENOB 和 87dB SFDR就得吞下校正逻辑带来的面积和时序压力。论文没有宣称某一种“更好”而是用两套实测数据把选择权交还给系统需求。3. 模拟调制器的“七宗罪”非理想因素如何被量化建模并反向指导电路设计3.1 运放有限 DC 增益积分器误差的源头与补偿边界理想积分器要求运放 DC 增益 A₀→∞但实际运放 A₀≈60~80dB。论文第 3.1 节推导出有限 A₀ 会使积分器传递函数从1/(sC)退化为A₀/(sC·(1A₀))在低频引入增益误差 ε_gain ≈ 1/A₀。对于 4 阶环路该误差会逐级累积最终使 NTF 零点从 z1 偏移到 z1ε严重劣化噪声整形效果。作者通过 MATLAB 建模量化这一影响设定 A₀60dB即 1000 倍仿真显示 NTF 在 100kHz 处的衰减从理想 -75dB 降至 -62dB对应 SNR 损失约 3.2dB。解决方案并非盲目提高 A₀那会牺牲带宽和功耗而是将 A₀ 作为设计约束反向计算各积分器所需的最小电容比C₁:C₂:...以保证环路稳定性。论文中 4 阶调制器采用全差分结构通过增大输入对管尺寸W/L40μm/0.18μm和负载电容C_load2.5pF在 1.8V 下实测 A₀62dB恰好满足误差 0.1% 的要求。3.2 开关非线性与时钟抖动kT/C 噪声之外的隐藏杀手开关非线性主要指 MOS 开关的导通电阻 R_on 随栅压 V_gs 变化导致采样电荷注入charge injection和时钟馈通clock feedthrough。论文第 3.3 节建立等效模型将非线性开关建模为电压控制电流源其引入的谐波失真 THD ∝ (V_in / V_dd) × (R_on / R_set)其中 R_set 是设定时间常数的电阻。更致命的是时钟抖动jitter。论文公式 (3.18) 给出抖动 σ_t 引起的信噪比恶化为[ \text{SNR}{\text{jitter}} -20\log{10}(2\pi f_{in} \sigma_t) ]代入 f_in640kHz若 σ_t1ps高端 PLL 可达SNR_jitter≈110dB远高于系统需求但若 σ_t10ps普通数字时钟SNR_jitter≈90dB已成瓶颈。因此论文在版图设计中强制要求调制器时钟网络必须独立布线、加粗走线、远离数字开关区域并在 clock buffer 输出端加 RC 滤波——这些不是“经验法则”而是由公式 (3.18) 量化推导出的刚性约束。3.3 采样电容 kT/C 噪声热噪声底限的物理锚点这是 sigma-delta 设计中无法规避的物理极限。论文第 3.2 节明确给出开关电容采样后的热噪声电压有效值为[ v_n \sqrt{\frac{kT}{C}} ]其中 k1.38×10⁻²³ J/KT300K。为达到 15 位 ENOBLSB≈1.8V/2¹⁵≈55μV需 v_n ≤ LSB/√12 ≈ 15.9μV解得 C ≥ kT / v_n² ≈ 1.38e-23×300 / (15.9e-6)² ≈ 1.64pF。实测印证论文中芯片采用单位电容 C_unit0.3pF主采样电容 C_samp4×C_unit1.2pF略低于理论值实测 v_n≈18μVrms对应热噪声底限 ENOB≈14.2 位——与实测 15.31 位的差距约 1.1 位正好由运放噪声、时钟抖动等其他因素补足。这说明kT/C 不是“估算值”而是设计电容值的物理下限所有电路优化都是在逼近这个下限的过程中与其他非理想因素博弈。4. 数字抽取滤波器从“算力黑洞”到“多级流水线”的降维打击4.1 为什么单级 FIR 滤波器在芯片上是自杀行为论文第 4.3 节直击痛点若用单级 FIR 滤波器实现 OSR64 的降采样输入 81.92MHz → 输出 1.28MHz需满足通带0~640kHz波纹 0.01dB阻带740kHz衰减 80dB过渡带100kHz。根据 Kaiser 窗设计法所需滤波器阶数 N_fir ≈ (A_s − 7.95) / (2.285 × Δf) 其中 A_s80dBΔf100kHz/81.92MHz≈0.00122。计算得 N_fir ≈ (80−7.95)/(2.285×0.00122) ≈ 26,000 阶。这意味着每个时钟周期需做 26,000 次乘加MAC运算需存储 26,000 个系数每个 16bit → 52KB RAM功耗 ≈ 26,000 × 1.8V² × f_clk ≈ 数瓦级别——远超 56mW 总功耗预算。这就是论文称其为“设计难点”的真实含义不是不会写 Verilog而是单级实现物理上不可行。4.2 多级 CIC FIR 流水线用结构换效率的教科书案例论文采用三级结构CICCascade Integrator-Comb→ Half-band FIR → Final FIR。其核心思想是分阶段完成大部分降采样让每一级只处理其能力范围内的任务CIC 滤波器一级降采样 8×无乘法器纯加减法硬件开销极小。但频率响应有“sin(x)/x”衰减通带不平坦。Half-band FIR二级降采样 2×约 50% 系数为零乘法器数量减半补偿 CIC 的通带波纹。Final FIR三级降采样 4×处理剩余 4× 降采样此时数据率已降至 10.24MHzFIR 阶数可压缩至 ~200 阶。// 论文中 CIC 滤波器的 Verilog 实现片段简化 module cic_decimator #( parameter DECIM_RATE 8, parameter STAGES 3 ) ( input logic clk, rst_n, input logic signed [15:0] din, output logic signed [23:0] dout ); logic signed [23:0] integrator [STAGES]; logic signed [23:0] comb [STAGES]; // 积分器级联 always_ff (posedge clk or negedge rst_n) begin if (!rst_n) integrator[0] 0; else integrator[0] integrator[0] din; end // ... 后续级联逻辑略 // Comb 级延迟后相减 always_ff (posedge clk or negedge rst_n) begin if (!rst_n) comb[0] 0; else comb[0] integrator[STAGES-1] - integrator[STAGES-1]_delayed; end endmodule关键设计洞察CIC 的输出位宽会随级数增长每级增长 log₂(DECIM_RATE) bit论文中 STAGES3DECIM_RATE8故需 24bit 内部总线。但这比单级 FIR 的 26,000 阶 ×16bit 存储416KB小三个数量级。多级结构的本质是把“算力需求”按频域任务切片让每一级硬件只承担其物理上最经济的那部分工作——这是数字电路设计中“用结构复杂度换取资源效率”的经典范式。4.3 版图协同数字开关噪声如何“爬”进模拟信号论文第 4.4 节强调“芯片中既有模拟电路又有数字电路为了防止数字电路的噪声影响模拟电路的性能版图的设计也至关重要。” 这绝非套话。实测中曾出现数字滤波器时钟翻转时模拟调制器输出出现 200μVpp 的耦合毛刺直接导致 ENOB 下降 0.8 位。根本原因是数字开关电流di/dt在电源/地网络上产生 IR 压降通过衬底耦合substrate coupling注入模拟节点。论文解决方案是三层隔离物理隔离模拟区调制器与数字区滤波器用 50μm 宽的 P guard ring 包裹并接独立模拟地电源隔离模拟电源 AVDD 与数字电源 DVDD 通过 10Ω 片上电阻 1nF 旁路电容分离时序错开数字滤波器的关键路径如 CIC comb stage时钟边沿与模拟采样开关S1/S2的关断边沿错开 3ns避免 di/dt 峰值重叠。这揭示了一个残酷事实sigma-delta 的“模拟友好性”是有前提的——它友好于元件匹配但绝不友好于数字噪声。论文的版图实践把“混合信号”从概念落实为可测量的版图规则guard ring 宽度、电源去耦电容值、时钟相位偏移量全部由实测耦合噪声反向标定。所谓“高性能”一半在算法一半在版图工程师对 substrate coupling 的敬畏之心。5. 避坑指南那些让 sigma-delta 芯片“突然翻车”的隐蔽陷阱5.1 现象ENOB 在低温-40℃下骤降 2 位室温正常原因运放 PMOS 尾电流管迁移率 μₚ 随温度降低而升高导致尾电流 I_tail 增大跨导 g_m 上升但单位增益带宽 GBW g_m / (2πC_L) 中 C_L负载电容温度系数为负综合效应使 GBW 在低温下反而下降 35%。这导致积分器在高频段相位裕度不足NTF 零点发生偏移噪声整形失效。解决在尾电流源中加入正温度系数PTAT电阻使 I_tail 具有负温度系数补偿 g_m 变化实测后 GBW 温度漂移 ±5%。5.2 现象输入信号幅度 0.7V 时SFDR 从 87dB 暴跌至 62dB原因MASH2-2 结构中第二级 4b DAC 的 MSB 开关使用了较大尺寸晶体管W/L10μm/0.18μm以降低导通电阻但其栅电容 C_g 高达 15fF。当 MSB 切换时C_g 充放电电流通过衬底耦合到第一级积分器的输入节点引入 2nd/3rd 谐波。解决对 MSB 开关增加缓冲器buffer将其驱动强度提升 3 倍缩短切换时间使 di/dt 峰值降低 60%同时在 DAC 输出端加 RC 低通R50Ω, C10fF滤除高频切换噪声。5.3 现象数字滤波器输出码流在特定输入频率如 1.25MHz下出现周期性误码原因CIC 滤波器的梳状comb响应在 f k×f_clk / DECIM_RATEk 为整数处有零点。当输入信号频率 f_in 恰好落在零点附近如 f_in1.25MHzf_clk81.92MHzDECIM_RATE64则 f_clk/DECIM_RATE1.28MHzCIC 对该频率成分过度衰减导致后续 FIR 补偿不足产生码间干扰。解决在 CIC 后插入一个“零点填充”FIR 滤波器其频率响应在 1.25MHz 附近人为抬升 0.5dB补偿 CIC 的凹陷该 FIR 仅 16 阶功耗可忽略。5.4 现象芯片功耗在批量测试中呈双峰分布52mW / 58mW原因数字滤波器中 Half-band FIR 的系数存储采用标准单元 SRAM其读取功耗对电源电压 VDD 极度敏感P ∝ VDD²。测试发现晶圆不同区域的 VDD 局部波动达 ±3%导致 SRAM 功耗差异。解决将 FIR 系数改用 ROM 实现mask-programmed功耗与 VDD 无关面积增加 12%但功耗一致性提升至 ±0.5mW。5.5 现象版图后仿真post-layout simulationSNR 比前仿真pre-layout低 4.2dB原因前仿真使用理想互连线模型后仿真中提取了金属走线寄生电容C_wire≈0.15fF/μm。调制器中关键反馈路径从 DAC 输出到积分器输入长度达 300μm引入额外 45fF 电容使积分器时间常数 τ R×(C_intC_wire) 增大等效降低了运放 GBW破坏 NTF 零点精度。解决在版图中将该反馈路径宽度从 2μm 加宽至 5μm降低单位长度电容并插入一个 buffer 中继将长线分割为三段短路径后仿真 SNR 恢复至仅低 0.3dB。6. 当“高速”撞上“高精度”MASH2-2 改进结构的设计哲学与我的血泪教训6.1 为什么在第二级加反馈因子——打破 MASH 的“单向噪声传递”教条传统 MASH2-2 结构中第一级量化噪声 e₁ 被第二级调制为 e₂数字逻辑抵消 e₁ 后输出只含 e₂。但 e₂ 本身仍受第二级运放非理想性影响其 NTF 并非理想的 (1−z⁻¹)²。论文第 5.2 节提出一个关键改进在第二级环路中引入反馈因子 β使第二级 NTF 变为 (1−z⁻¹)² β·z⁻¹·(1−z⁻¹)。这个看似微小的改动实则重构了噪声传递路径当 β0.3 时NTF 在 100kHz~500kHz 带内获得额外 8dB 衰减更重要的是β 引入的零点移动使 e₂ 对第二级运放 GBW 的敏感度降低 40%。这背后的哲学是MASH 的“级联”不应是机械的串联而应是带反馈的协同。传统观点认为 MASH 必须保持各级独立以保稳定性但论文用实测证明在可控范围内注入弱反馈能以极小的稳定性代价实测相位裕度仅降 5°换取显著的带内噪声抑制。这是一种用局部非线性换取全局线性的逆向思维——就像给一个过于刚性的系统加一点阻尼反而让它更听话。6.2 DWA 校正不是万能的“后悔药”而是有代价的精度租赁论文选用 DWAData Weighted Averaging校正 4b DAC 失配因其硬件开销小仅需一个旋转指针和比较器。但 DWA 有隐性成本它将 DAC 失配噪声从低频谐波转移到高频类白噪声虽然 SFDR 提升了 15dB但总噪声功率不变只是重分布。实测显示DWA 开启后带外噪声基底上升 3dB这对后续数字信号处理的动态范围构成潜在威胁。我自己的血泪教训曾在一个类似项目中为追求 SFDR 盲目启用 DWA却忽略了其对噪声谱的重塑。结果在系统级测试中当数字后端进行 FFT 分析时高频噪声被误判为有用信号触发了错误的自动增益控制AGC。从那以后我每次启用 DWA都强制走一遍“噪声功率谱密度PSD对比流程”用 MATLAB 读取 DWA 开/关时的原始输出码流计算 PSD确认其在信号带内0~640kHz的积分功率下降 ≥10dB且在 10MHz 以上频段的积分功率上升 1dB——只有同时满足这两条才允许投片。精度不是免费的它需要你用更严格的验证来支付租金。6.3 未来挑战当工艺缩进到 7nmsigma-delta 还能“绕开”匹配吗论文写于 2010 年基于 0.18μm 工艺。如今先进工艺下kT/C 噪声∝1/C因电容密度提升而改善但运放 GBW∝g_m/C_L却因沟道长度缩短、C_L 减小而飙升带来新的稳定性挑战更严峻的是金属互连电阻R_wire随工艺微缩呈平方增长导致开关电荷注入Q_inj ∝ R_wire×C_g×dV/dt急剧恶化。这意味着过去靠“增大电容”压制 kT/C 的策略在 7nm 下可能因 R_wire 过大而失效。论文最后提出的“高速、高精度、低功耗”挑战在今天有了新内涵它不再是三者之间的静态权衡而是如何在工艺演进的动态洪流中重新锚定那个让 NTF 零点依然坚如磐石的系统支点。或许答案不在更复杂的 MASH 结构而在更智能的时钟方案如时间交织 TIS或更激进的量化器替代如脉冲密度调制 PDM。但无论形式如何变化这篇论文教会我的底层逻辑不会变真正的高性能永远始于对噪声如何流动的深刻理解而非对某个器件参数的盲目堆砌。希望帮到你。本文还有配套的精品资源点击获取
阅读完成 · 觉得有帮助？
