★ FEATURED ARTICLE 做电源这些年烧掉的管子加起来能绕工作台三圈半。要是非让我从所有拓扑里挑一个“又爱又恨”的LLC谐振变换器一定排第一效率做到97%不费劲EMI还低可炸起管子来也是干脆利落等你反应过来示波器上已经只剩半截波形了。这篇就是我自己在LLC谐振变换器上踩过的坑以及后来如何一步步从“玄学调参”变成“看得明白”的总结适合正在做充电模块、通信电源、大功率适配器、光伏逆变器和各种DC-DC升压/降压电源的兄弟参考也适合刚接触谐振变换器的工程师当一份“避坑地图”来用。先说个背景。LLC谐振变换器属于谐振型DC/DC拓扑核心思路是让开关管在“零电压”时刻开通——也就是ZVSZero Voltage Switching——从而把开关损耗压到极低中高功率段的效率普遍能做到95%以上。它跟传统硬开关PWM的差别说白了就是靠谐振腔的电流与开关管结电容“配合演戏”电流在死区时间内先把管子输入电容放完电让Vds掉到零然后管子再开通就没有C·V²·f那一大块硬损耗了。听上去很美但整机里凡是跟频率、环路、寄生参数沾边的东西都能让你翻车。今天我先把原理部分讲透再挑三个我自己实际踩过的坑把排查链路完整写出来。1. 为什么是LLC从一次方案争执说起1.1 硬开关与LLC的效率账我入行接的第一个大功率项目是1.2kW的通信电源模块刚开始用的还是移相全桥。调环路调了一个月效率卡在91%上不去满载时散热片烫得能烤肉。后来前辈指了个方向要不你算算LLC我拿Excel随手一拍额定输入400V、输出48V/25A、开关频率100kHzLLC的仿真效率直接蹦到97%左右峰值还能摸到97.5%。那一下我就知道这拓扑逃不掉了。说到底硬开关的损耗按f开关频率线性涨而LLC的开关损耗几乎只跟死区时间里的那点充放电有关频率走高也不心疼。效率高还不是全部LLC的原边电流接近正弦电磁干扰天然小输出纹波也好做。这个拓扑在200W到6kW这个功率段基本是统治级的存在——服务器电源、充电桩模块、大屏TV电源、工业适配器里全是它的身影。1.2 一句话理解LLC为什么“省电”你可以把LLC当成一个“会跳高的谐振腔”。原边开关管轮流导通把方波电压加在Lr谐振电感、Cr谐振电容、Lm变压器励磁电感串联的谐振腔上。谐振腔只让接近谐振频率的电流分量顺畅流过高次谐波被压掉于是流进变压器的电流就长成了正弦。在谐振点附近开关管在电流过零的时刻换相配合死区时间内励磁电流的反向抽流把两个管子输出电容的电放干净实现零电压开通。这个“抽流”的过程不需要消耗什么能量损耗自然就比硬开关低了一大截。理解了这一点后面所有调试行为都有了方向——我们做的所有事本质上都是为了让管子始终工作在ZVS区内同时让变压器既不饱和也不白跑效率。1.3 从“别人都说好”到“自己调通”的落差但我必须泼一盆冷水LLC看着原理简单实际调试远比硬开关更考验系统性思维。为什么因为LLC是变频控制频率一变增益、相位、电流峰值、零压条件全部跟着变。环路的补偿设计、满载和轻载之间参数的迁移规律甚至PCB上几毫米走线的寄生电感都会改变谐振频率。很多人在仿真里跑得漂亮上电就出现“频率突然跳变、波形乱套、管子发热”就是因为没弄懂工作点是怎么迁移的。2. LLC真正要搞懂的那三个频段和一条增益曲线2.1 谐振腔的三位主角先理清谐振腔里三个元件的角色Lr谐振电感可以是独立的电感也可以利用变压器的漏感它决定串联谐振频率fr 1/(2π·√(Lr·Cr))。Cr谐振电容串联在谐振回路里隔直并储存能量电压应力一般都不小选型要关注交流耐受和涟波电流能力。Lm变压器励磁电感它跟Lr、Cr共同参与谐振决定了增益曲线的形状和轻载特性。Lm越大励磁电流越小空载损耗低但ZVS需要的能量会变弱二者是矛盾的。这里有个关键概念LLC其实有两个谐振频率。一个是Lr与Cr的串联谐振频率fr另一个是LrLm与Cr的谐振频率fm。工作时常见的频率区间是fm fs fr中功率高增益段也可以让fs ≥ fr这时增益常小于或接近1适合功率较大、输入电压较高的工况。2.2 基波近似FHA为什么够用LLC的计算几乎都建立在基波近似First Harmonic Approximation上简单说就是原边方波经过谐振腔后到变压器原边的那一路电流里只剩基波分量在干活谐波全被滤掉了。于是整个方波系统可以简化成一个正弦交流网络来分析增益、阻抗、相位全部可以用通用复数计算。实际操作中FHA在fm fs fr这个区间的计算很准但在极轻载和极近fr处的误差会放大。比如你按FHA算出开关频率120kHz时增益刚好够实际因为死区时间和寄生参数影响也许要跑到130kHz才稳。所以FHA是一个好的“第一版设计工具”但不是“最终校准工具”后面必须用仿真和实测波形来修正。2.3 增益曲线里那条“分界线”LLC的增益曲线横轴是归一化频率u fs/fr纵轴是直流增益M。典型曲线长这样u从0开始到fr附近M先升后降继续增大u到大于1M一路小于1并缓慢下降。你会发现不同负载对应一族曲线轻载时曲线更陡重载时曲线更平。最关键的是每条曲线都有一个“脊线”——工作点落在脊线右侧电流滞后于电压阻抗呈感性是ZVS区落在脊线左侧电流超前电压阻抗呈容性是ZCS区。如果工作点掉进容性区MOS管关断时电流不为零体二极管会反向恢复轻则发热严重重则直接炸管。这条脊线就是我后来调LLC时每次必看的东西。2.4 ZVS到底是咋回事再说一遍不嫌啰嗦的零电压开通细节。半桥LLC上管关断后谐振电流必须维持同一个方向给下管结电容放电等Vgs加上时下管Vds已经到0附近了此时开通的损耗很小。这个“放电”的动作只有死区那几百纳秒内发生所以谐振电流里用于换流的成分必须足够大。这个成分主要由励磁电感Lm决定Lm越小励磁电流峰值越大ZVS越容易但Lm太小又会造成功率级环流损耗大、效率下滑。这是一个典型的“既要又要”的取舍后面踩坑里会具体讲。3. 第一次炸管轻载失控工作点滑进容性区3.1 故障现场复现那台样机是款650W的LED屏电源输入直流电压360~420V输出48V/13.5A设计目标满载效率96%。我先按理论算出Lr15μH、Cr66nF、Lm120μH仿真是美的上电也是顺的带满载跑了一小时温度也还能接受。然后我顺手把负载切到空载准备录一下轻载波形结果屏幕刚切过去就听到“啪”一声主板上管直接炸了旁边电容也崩了一角。当时第一时间怀疑的是环路和OVP但炸管前波形我回看了几遍发现一个诡异现象空载时输出电压失控往上涨频率已经被环路推到最高限频约190kHz但原边电流波形明显不对称上管关断后电流并没有自然过零而是拖着一个尖峰硬反向——这就是典型的容性区迹象。3.2 完整排查链路我按这个顺序排查你以后遇到类似的“轻载炸管”也可以照抄这个思路查环路补偿把光耦、TL431那一路增益降了一版发现只是让过冲变小了炸管依旧排除环路稳定性问题。查限频逻辑把最高频率拉低到160kHz炸得没那么快但还是会在某个负载往下切的瞬间炸说明跟“频率踩到上限”有关但不止是限频问题。查工作点迁移用电流探头看原边发现负载从满载往轻载切的那个瞬间开关频率被快速推高到fr之上然后因为轻载谐振腔Q值很高增益曲线上翘系统在极短时间内穿越了脊线——滑向了容性区。体二极管反向恢复电流在一个高频周期内叠加直接轰掉MOS。3.3 根因为什么轻载会滑向容性区这里面的物理图像得想明白。重载时Q值大增益曲线平缓轻载时Q值很小增益曲线很陡同样的频率扰动会导致增益大幅摆动。环路为了稳住输出电压必须把频率推得很高。频率一旦超过fr并且继续升高增益跌到很低为了维持输出电压环路又会猛拉频率这样在fr附近反复横摆控制环路振荡。最危险的是某一时刻环路把频率压低到脊线左侧加一个极短占空比管子瞬间硬关断大电流反向恢复能量全耗散在管子上。所以轻载炸管的本质不是环路补偿不够好而是LLC在轻载时天然存在“容性区可进入性”。解决它不是靠加强环路而是要在控制层面把工作点死死按在感性区。3.4 根治手段与实测验证我的完整处理方案列一下给输出端加一个最小负载假负载功率大概整机输出3%~5%迫使变换器不会进入极轻载的陡峭增益段。控制芯片里把最小工作频率设置成fr的105%左右不同芯片叫法不同可编程最小频率从硬件层面杜绝掉进容性区。轻载时切burst模式固定跳过若干个开关周期而不是单纯把频率推高。现在的控制芯片基本都有这个功能调burst阈值时需要同时观察音频噪声和输出纹波。加强OVP保护输出电压一旦超过110%就立刻停机而不是等环路慢慢纠偏。修完以后空载、10%负载、轻载切换来回跑了几百次Vds开关波形上再也没有出现反向恢复的尖峰。这个坑给我的教训是不要迷信“谐振变换器天生软开关”工作点一旦滑出去它就是一台硬开关反激式爆炸器。4. 谐振参数被PCB“吃掉”算的理论值怎么总差一截4.1 现象满载带不动频率对不上第二块板子是做车载DC-DC规格是250~420V输入输出400V/2.5kW。我把谐振参数算完仿真也扫过频率满载时开关频率应该在150kHz左右增益1.0。结果样机满载一上输出电压跌了4V效率只有92%变压器吱吱叫原边电流波形带着明显的高频振铃MOS温度也直奔80℃。我第一反应是变压器饱和了拆下来重新绕了更饱和的——没用。后来又换了更粗的线、重排PCB——还是差。最后我才想到用LCR表实测板子上谐振元件的实际参数结果大跌眼镜设计Lr12μH实际只测到8.5μH设计Cr33nF实际是35nFLm更是从110μH掉到96μH。串联谐振频率从设计的116kHz漂到了约128kHz整条增益曲线等于整体平移了。4.2 为什么理论值会“凭空蒸发”这里就得说到LLC的寄生参数问题了。首先独立谐振电感的实际电感值会随着电流升高而变化尤其磁芯饱和余量不足时感值在高电流下直接掉20%。其次PCB走线和MOS管引脚之间的寄生电感虽然只有几十nH但它是“串联”进谐振腔的小功率板看不出来功率一上来阻抗占比就显形了。再有Cr电容通常由多颗并联构成实际容值的容差常见±5%有的甚至±10%会叠加。变压器漏感和分布的绕组电容更是把Lm“吃”掉不少。很多人只会在仿真里盯理想器件忽略了这些寄生值。板子实际谐振频率跟理论频率差15%~20%是非常正常的现象所以所有经过计算的东西都要实测校准。4.3 实测谐振参数的方法分享一套我当时用的“调校流程”用LCR表在目标频率点比如100kHz、150kHz分别测Lr、Cr、Lm的实际值注意测试电流不能太小最好贴近实际工作电流。断开副边整流管和输出电容原边输入端加一个低压正弦扫频信号用示波器看原边电流最大点对应的频率那就是实际串联谐振频率fr。在额定直流输入下逐步降低开关频率记录原边电流和增益拟合出实际增益曲线跟理论曲线做差值修正。如果发现实测fr偏高太多优先调整Cr多并一颗/换大容值因为Cr比Lr好改得多别一上来就重绕电感。我最后就是把Cr从33nF换成39nF一组让实际fr回调到115kHz附近增益曲线才跟设计匹配。满载效率跟着回到了94.8%电流波形上的振铃也消掉了大半。4.4 参数调校的工程经验还有一个很隐蔽的点PCB上谐振电容到开关节点之间最好走短而粗的铜皮并且谐振电感尽量贴近变压器原边引脚。控制器、驱动、采样这些“会思考”的部分放一边功率谐振部分放另一边不要交叉。当初我就是为了布局好看把谐振电感放得离变压器远了3cm结果多出来的走线电感换算成阻抗差增益丢了近4%。后来短距重整指标马上回来了。5. 死区、驱动与轻载burst三种“看起来正常”的假象5.1 死区时间调不好ZVS等于白做第三个坑是死区。一开始我按芯片默认的死区250ns跑自认为没问题。满载测试时波形看起来也“挺正常”但效率上不去而且管子在高温下温升很快。后来我用差分探头量了上管Vds和下管Vgs之间的时序关系发现下管开通时Vds还有约25V没放完——这就是开关损耗的元凶。死区太小结电容能量放不完Vds没到零管子就开了相当于半硬开关死区太大原边电流在换向时会把体二极管导通拖进更深的正向恢复区同样产生额外损耗。合适的死区计算方法是死区时间 (2·Coss·Vds) / I_Lm_peak。假设Coss200pF、Vds400V、Lm电流峰值为2A算出来死区大概200ns左右。但这只是理论起点实际必须在满载状态下用示波器看Vds波形微调。5.2 驱动能力和不对称驱动LLC的驱动比硬开关更敏感驱动变压器或隔离驱动芯片的上升沿如果太缓开关管会在米勒平台上停留过久本该“干净换相”的谐振电流被打乱。我踩过的一个具体问题是驱动IC栅极电阻取值过大关断时间拖长上管还没完全关断、下管就开始开导致贯通电流尖峰把采样电阻烧黑。解决方式栅极电阻分开通/关断两路关断电阻比开通电阻小一些给管子一个“快关慢开”的节奏。同时注意驱动走线必须短而粗形成独立回路别跟功率回路串扰。如果你用驱动变压器绕制时注意同名端和漏感漏感大会让驱动波形振铃最好在驱动变压器次级并个几十纳法的电容和几欧姆电阻吸收。5.3 轻载burst模式里的音频噪音和纹波现在主流LLC芯片轻载时都会自动切burst跳过一些周期。这个功能好是好但如果burst阈值和跳过周期设置不合理变压器的励磁频率会落入人耳敏感区2kHz~5kHz整机就嗡个不停输出纹波也跟着变大。我的经验是burst阈值不要设得太低让变换器在5%负载时就开始跳周期跳的周期数宁少勿多同时配合输出电容容量稍微加大一点纹波能压住。在示波器上看burst波形时要关注一下“跳周期开启/关闭”的那几个电压过冲自然的软启动比硬切换更不容易出现音频噪声。5.4 怎么从波形判断“真ZVS”最后给你一个通用检查方法拿示波器同时量MOS管的Vgs、Vds和原边电流这三路在额定负载下看Vds降到0之后再去触发Vgs上升沿——如果Vds降到0后有一小段平台然后Vgs才上来那就是妥妥的ZVS。如果Vgs上升时Vds还有电压那就是半硬开关如果Vds降到0后长时间没关断体二极管会一直正向导通损耗也不会好看。这个“平台”其实就是体二极管或体二极管并联的二极管在导通、把Vds钳在接近0。每次调完死区或Lm后一定要重新看一眼这个平台还在不在。平台不见了说明你的ZVS状态丢了不要急着改下一处参数先回头查死区和Lm。6. 从“调通”到“靠谱”LLC设计的落地流程与保护机制6.1 一页纸参数设计流程新手拿到LLC需求建议按这个顺序来别跳步定义输入范围V_in_min/V_in_max、额定输入、输出电压V_o、满载电流I_o。确定最大/最小增益要求。增益范围通常取1.1~1.3最大增益对应最低输入电压时的满载工况。确定变压器匝比n V_in_nom /2·(V_oV_drop)粗略算。选谐振频率fr一般在80k~250kHz之间结合器件GaN/SiC/MOS和磁芯材质决定。我常用150kHz效率和体积平衡最好。用FHA公式算Lr、Cr、Lm。推荐一个常见迭代序列先估Lm再算Cr 1/(2π·fr·Re)Lr 1/((2π·fr)^2·Cr)Lm由ZVS条件和损耗权衡定。算死区时间选控制芯片、验证最大/最小频率限制。仿真确认尤其扫一遍增益曲线看你设计工作点是否一直在感性区。上板实测按上一节的波形检查流程逐项过。6.2 仿真工具与建模要点PLECS、PSIM、SIMPLIS都适合做LLC我自己常用PSIM和PLECS做时域仿真SIMPLIS适合做环路小信号。建模时不要把模型搞得太复杂先把理想器件跑通再考虑加进ESR、漏感、死区时间这些非理想参数。特别注意仿真中一定要把死区建出来很多人喜欢用理想开关模型那是完全看不到轻载ZVS失效问题的。6.3 PCB布局与采样隔离的几条硬规矩谐振大电流回路半桥中点→谐振电容→谐振电感→变压器原边→地要短、粗、闭环面积小这是EMI和效率的双重保险。谐振电容尽量用CBB/C0G材质耐压按原边电压峰值2倍以上选并联数量宁多勿少保证纹波电流能力。采样电阻或电流互感器放在谐振腔低压端靠近GND的那一侧会更容易处理共模噪声。副边整流管如果用的是超快恢复二极管要加RC吸收如果用的是同步整流MOS要特别注意死区时序和体二极管损耗。6.4 保护功能别让LLC自己“救”自己LLC作为一个变频拓扑发生输出短路、过流、过压等故障时的工作状态会比硬开关复杂得多保护必须分层过流保护用电流互感器或采样电阻监控原边电流一旦超过阈值立即降频限流频降到最低限频还没有缓解就直接关断。过压保护输出过压时把频率推到最高限频以下让增益快速下降同时设置硬件过压关断作为最终兜底。过温保护功率器件和变压器温度分别监控降频或进入跳频模式限制功率。输入欠压/过压保护LLC的启动和关机都不能太粗暴欠压关断前要先降额避免瞬间大功率冲击。我实测中吃过一次亏过流保护做了但是用的是“打嗝”式重启重启间隔设得太短短路还没完全消除就开始新一轮重启导致每轮重启都重复一次大电流冲击最后把同步整流管也带走了。后来我把打嗝周期拉长到200ms以上并且初次重启用软启动斜坡再没有出现过连带损坏。6.5 测试仪器与波形判据汇总做LLC调试示波器和探头永远不够好。至少需要一个200MHz以上的示波器、一支差分探头量原边Vgs/Vds、一支电流探头带宽100MHz以上才好采到平衡细节。建议每次调试时固定记录这五组波形原边Vds上管和下管、原边电流、副边整流二极管两端电压、输出纹波、burst波形。调完任何参数对比一遍这五组能快速发现问题。我个人现在的调试习惯是先把满载ZVS波形过关再把半载和轻载工作点检查一遍确保不进入容性区最后做动态负载切换和故障模拟测试。这一套跑下来板子基本不会在客户现场返修。结尾还在趟的坑做LLC这几年最大的感悟是这拓扑“好调但不好懂”。仿真能给你一个理想世界测试能给你一个真实世界两者之间的落差全藏在寄生参数和工作点迁移里。我到现在开工前还是会先把最少工作频率、最大工作频率、死区时间和Lm这四件事写在纸上标清楚它们的数学关系再去碰烙铁。最后再分享一个小技巧如果你在设计阶段拿不准Lm该选多大别只看那根增益曲线先按“满载ZVS有余量、轻载不滑容性区”这两个硬指标反过来推Lm的范围通常能省掉两三次打板周期。LLC这个坑很深但每排除一个问题你对功率变换的理解就会往前进一层——踩过的坑多了你的LLC迟早能一次点亮。
阅读完成 · 觉得有帮助？
