★ FEATURED ARTICLE 1. 从一则招募令看电机控制芯片的行业窗口“旋智科技2023招募令”这个标题乍一看像是一条普通的招聘信息但如果你在电机控制或者芯片设计圈子里待过就会知道这类招募令背后往往藏着一家公司的技术路线图。旋智科技Spintrol这家公司主攻方向就是电机控制芯片而且不是那种通用MCU顺带做电机控制的玩法是从底层架构开始就为电机控制场景做优化的专用芯片。2023年那会儿正好是国内BLDC无刷直流电机和PMSM永磁同步电机应用爆发的时间节点——从扫地机器人到电动工具从车载水泵到工业风机几乎每个带电机的产品都在往“无刷化变频化”走。这个招募令放出来的岗位方向核心集中在模拟电路设计、数字电路设计以及一个很有意思的关键词——板级模拟电路设计。这几个方向凑在一起其实就是在说一件事这家公司要做的不只是芯片本身而是从芯片到板级方案的一整套电机控制能力。我之所以想聊这个话题是因为过去几年我在电机控制方案选型和芯片评估上踩过不少坑。很多团队选芯片的时候只看参数表结果板子一打出来发现ADC采样噪声大得没法用或者栅极驱动和电流采样之间的时序怎么调都不对。旋智这类公司的招募方向恰恰暴露了电机控制芯片设计中最难啃的几块骨头。这篇文章我会从这则招募令出发把电机控制芯片的核心技术点、模拟与数字设计的配合逻辑、板级模拟电路设计的实操要点以及这类岗位在实际工作中到底做什么尽量拆开讲清楚。不管你是刚入行的芯片设计工程师还是正在选电机控制方案的硬件工程师应该都能从中找到一些有用的东西。2. 电机控制芯片到底在做什么从一颗芯片的架构说起2.1 为什么电机控制需要专用芯片而不是通用MCU很多人第一次接触电机控制会觉得用一颗通用MCU加外部运放、比较器、栅极驱动就能搞定。理论上没错但实际做下来会发现一堆问题。通用MCU的ADC采样速率和精度往往不够PWM死区时间控制不够精细运放带宽和共模抑制比在电机这种强干扰环境下容易掉链子。更关键的是电机控制是一个强实时、强耦合的系统——电流环的带宽通常要到几kHz甚至十几kHz位置环和速度环也要求低延迟响应。通用MCU的中断延迟和ADC采样到PWM更新的链路延迟在高速电机控制中会直接吃掉相位裕度。旋智这类公司做的电机控制芯片本质上是在一颗硅片上把MCU核、高速ADC、可编程增益放大器PGA、比较器、栅极驱动、甚至部分电源管理都集成进去。这样做的好处不只是省面积更重要的是时序确定性。芯片内部ADC采样时刻、PWM更新时刻、比较器触发时刻都是硬件同步的不受总线仲裁和中断优先级影响。我在实际项目中对比过同样跑FOC磁场定向控制专用芯片的电流环延迟能比通用MCU方案低30%到50%这在高速电机比如吸尘器那种十万转级别的上就是能不能稳定运行的区别。2.2 模拟前端电机控制芯片的“感官系统”电机控制芯片里最考验设计功力的部分其实是模拟前端。你需要采样三相电流、母线电压、有时还要采样反电动势。这些信号的特点是动态范围大轻载和重载电流差几十倍、共模电压高尤其是低侧采样时开关节点电压跳变剧烈、噪声环境恶劣PWM开关噪声、电机换相噪声。所以模拟前端的设计目标很明确在强干扰下仍然能提取出微伏级别的有效信号。具体来说电流采样通常用分流电阻加运放的方式。低侧采样便宜但共模电压低高侧采样需要承受母线电压对运放的共模抑制比和耐压要求高。旋智的芯片里集成的PGA一般会做成差分输入、可编程增益比如1x到16x或更高、带宽至少几MHz。这里有个设计细节PGA的输入失调电压和温漂非常关键。如果失调电压是1mV增益16倍后就是16mV的误差在分流电阻10mΩ的情况下对应1.6A的电流误差对于小功率电机来说这是不可接受的。所以模拟电路设计工程师在这里要花大量时间做斩波稳定chopper stabilization或者自动调零auto-zeroing来压低失调。注意评估电机控制芯片时不要只看ADC位数。一个12位ADC如果有效位数ENOB只有9位那实际精度还不如一个ENOB有11位的10位ADC。ENOB受噪声、失调、非线性影响这些恰恰是模拟设计水平的体现。2.3 数字电路设计不只是“写RTL”那么简单数字电路设计在电机控制芯片里承担的角色远不止实现一个MCU核。它要处理的是硬实时控制外设PWM发生器、正交编码器接口、ADC触发控制器、比较器联动逻辑、以及各种硬件加速单元。比如FOC算法里的Clarke变换和Park变换如果用软件跑每次都要几十个时钟周期做成硬件加速器可能几个周期就出结果。旋智的芯片里就有这类硬件加速模块这也是专用芯片和通用MCU拉开差距的地方。数字设计工程师在这里面临的挑战是时序收敛和低延迟。PWM发生器的死区时间精度可能要到纳秒级ADC触发到PWM更新的延迟要固定且可预测。这些模块通常跑在很高的时钟频率下或者用专门的硬件状态机实现。另外电机控制芯片的数字部分还要考虑功能安全比如PWM输出互锁、ADC超时检测、时钟监控等。这些安全机制在工业风机、水泵、车载电机里是刚需不是可选项。2.4 板级模拟电路设计芯片和电机之间的“最后一公里”“板级模拟电路设计”这个热词其实点出了电机控制方案中最容易被忽视的环节。芯片再好如果板级设计没做好照样出问题。板级模拟电路设计包括栅极驱动电阻的选择、电流采样网络的布局、去耦电容的配置、地平面分割、以及各种滤波和保护电路。这些东西看起来简单但每一个都有讲究。举个例子栅极驱动电阻的取值直接影响开关速度和EMI。电阻太小开关快EMI大可能过不了认证电阻太大开关慢开关损耗大芯片发热。通常要根据MOSFET的Qg和驱动电压来算先给一个初始值比如10Ω然后在实测中调整。再比如电流采样分流电阻的走线必须开尔文连接否则走线电阻会引入误差。这些细节在芯片数据手册里往往一笔带过但在实际调试中就是能不能跑通的关键。3. 模拟电路设计岗位的核心技能与实操要点3.1 运放和比较器设计电机控制芯片的基石在电机控制芯片里运放和比较器几乎无处不在。电流采样用运放过流保护用比较器母线电压检测用分压加缓冲。这些模块的设计目标各不相同电流采样运放要求低失调、低噪声、高共模抑制比过流保护比较器要求低延迟、低功耗、带迟滞母线电压缓冲要求高输入阻抗、宽输入范围。实际设计中低失调运放通常采用斩波或自动调零技术。斩波是把失调调制到高频再滤掉代价是引入斩波纹波和额外的时钟馈通。自动调零是分时采样失调再补偿代价是增加时序复杂度和面积。选哪种方案要看应用场景如果电流环带宽要求不高比如几百Hz斩波可以做得比较干净如果要求高带宽自动调零可能更合适。这里没有标准答案需要设计工程师根据系统需求权衡。实操心得运放的共模抑制比在DC和低频下容易做好但在PWM开关频率附近几十kHz到几MHz往往会恶化。电机控制芯片的电流采样运放一定要看它在开关频率附近的CMRR曲线而不是只看DC值。3.2 ADC设计精度、速度和抗干扰的三角平衡电机控制芯片里的ADC通常是SAR逐次逼近型结构因为它在速度、精度和功耗之间比较平衡。设计难点在于电机控制要求ADC在PWM开关噪声中保持精度。这需要从几个层面解决采样保持电路的线性度、参考电压的干净程度、以及ADC与PWM的同步机制。采样保持电路里的开关非线性是主要误差源。通常用自举开关bootstrap switch来保证开关导通电阻恒定从而保证采样线性度。参考电压方面芯片内部通常会有LDO给ADC参考供电但LDO的PSRR在开关频率附近可能不够需要在版图上做隔离和滤波。ADC与PWM的同步一般是让PWM在特定时刻触发ADC采样比如在PWM中心对齐模式下的中点采样避开开关跳变。这里有个参数计算假设PWM频率是20kHzADC采样时间需要避开开关跳变。如果死区时间是500ns开关跳变持续时间大约也是几百ns那么采样点应该设在PWM周期的中点此时三相下管都导通电流采样最干净。这个时间窗口可能只有几微秒ADC必须在这么短的时间内完成采样和转换。3.3 栅极驱动设计功率级和芯片的接口栅极驱动是电机控制芯片里电压最高、电流最大的模块。它要驱动外部MOSFET的栅极提供足够的峰值电流通常几百mA到几A来快速开关。设计难点在于高压电平转换、死区时间控制、以及抗负压能力。电机是感性负载开关瞬间会产生负压尖峰如果栅极驱动输出级没有足够的抗负压能力可能会发生闩锁或误触发。死区时间控制是栅极驱动的核心功能。死区时间太短上下管直通烧芯片死区时间太长输出波形畸变电机效率下降。通常死区时间在几百纳秒量级需要根据MOSFET的开关时间和电机电流来调整。旋智的芯片里死区时间一般是可编程的通过寄存器配置。实际调试时我会先用示波器看上下管栅极电压的交叠情况确保没有直通然后再逐步减小死区时间直到效率最优。3.4 版图与封装模拟设计的“隐形战场”模拟电路设计到最后版图和封装往往决定成败。电机控制芯片通常会把模拟部分和数字部分分开布局模拟部分放在远离数字开关噪声的区域。地平面分割也很关键模拟地和数字地通常单点连接避免数字电流流过模拟地。电流采样运放的输入走线要尽量短且对称减少寄生电阻和电感。封装方面电机控制芯片的引脚分配要考虑大电流路径和敏感模拟输入的隔离。比如栅极驱动输出引脚和电流采样输入引脚不能相邻否则开关噪声会耦合到采样通道。散热也是封装设计的重要考量栅极驱动和LDO是主要热源需要足够的散热焊盘和引脚。4. 数字电路设计岗位的技术栈与项目实战4.1 从RTL到GDS数字设计全流程数字电路设计在电机控制芯片里通常从架构定义开始。架构师会根据电机控制算法需求确定需要哪些硬件模块MCU核、PWM发生器、ADC控制器、硬件加速器、通信接口UART、SPI、I2C、CAN、以及各种定时器和中断控制器。然后数字设计工程师用Verilog或SystemVerilog写RTL做功能验证再交给后端做综合、布局布线、时序收敛。验证是数字设计里最耗时的环节。电机控制芯片的验证不仅要覆盖数字逻辑功能还要做混合信号仿真验证数字模块和模拟模块的交互。比如ADC触发信号和PWM模块的时序关系比较器输出到PWM关断的延迟这些都需要在验证环境中建模。通常会用Verilog-AMS或SystemVerilog的实数建模来做混合信号验证。4.2 PWM发生器设计精度和灵活性的平衡PWM发生器是电机控制芯片里最核心的数字外设之一。它要支持中心对齐和边沿对齐模式可编程死区时间可编程载波频率以及各种触发和同步功能。设计难点在于高分辨率比如150ps级别的死区精度和低功耗的平衡。高分辨率通常用延迟锁相环DLL或抽头延迟线来实现但这些模拟模块会增加功耗和面积。实际设计中PWM发生器的载波频率通常由系统时钟分频得到。假设系统时钟是100MHzPWM频率是20kHz那么计数器的模值是5000。死区时间如果要求100ns就是10个时钟周期。但如果要求10ns死区就需要1个时钟周期这时候时钟频率就不够了需要额外的延迟单元。旋智的芯片里PWM分辨率通常做得比较高就是为了适应不同电机的开关频率需求。4.3 硬件加速器FOC算法的“快车道”FOC算法里的Clarke变换、Park变换、反Park变换、SVPWM生成这些计算如果全部用软件跑在高速电机控制中可能来不及。硬件加速器把这些计算固化下来软件只需要配置参数和读取结果。设计硬件加速器时要考虑数据位宽、定点格式、以及和MCU核的接口。定点格式的选择很关键。电机电流和电压通常是标幺值范围在-1到1之间。如果用Q15格式1位符号15位小数精度大约是3e-5对于大多数电机控制够用了。但Park变换涉及三角函数需要查表或CORDIC算法。查表精度受表大小限制CORDIC精度高但延迟大。实际设计中通常会用查表加线性插值的方式在精度和速度之间取平衡。4.4 低功耗设计电池供电电机的刚需很多电机控制应用是电池供电的比如电动工具、扫地机器人、便携风扇。这些应用对芯片功耗非常敏感。数字电路的低功耗设计手段包括时钟门控、电源门控、多电压域、以及动态电压频率调节DVFS。时钟门控是最常用的把不用的模块时钟关掉。电源门控更彻底但会增加唤醒延迟和面积。电机控制芯片的低功耗设计还有一个特殊点电机停止时芯片要进入低功耗待机模式但又要能快速响应启动命令。通常会用深度睡眠模式保留少量逻辑和RAM唤醒时间在几十微秒量级。这个唤醒时间要小于电机启动的响应时间要求否则用户体验会变差。5. 板级模拟电路设计的实操细节与避坑指南5.1 电流采样网络从分流电阻到ADC输入电流采样是电机控制里最关键的模拟环节。典型方案是分流电阻加运放。分流电阻的选型要考虑功耗和精度阻值大信号大但功耗大阻值小功耗小但信号弱对运放失调要求高。通常根据最大电流和允许功耗来算。比如最大电流10A允许功耗0.5W那么电阻是5mΩ。这时候满量程信号是50mV如果运放增益是10倍ADC输入是500mV对于3.3V参考的12位ADC来说只用了15%的量程精度损失很大。所以增益要选得合适让满量程信号接近ADC参考电压。布局上分流电阻的走线必须开尔文连接即电压采样点在内侧电流路径在外侧。否则走线电阻会叠加到分流电阻上引入误差。运放的输入走线要尽量短且远离开关节点。如果用的是低侧采样运放的地要接到分流电阻的地而不是系统地避免地电流引入误差。注意分流电阻的温度系数很重要。如果用的是普通厚膜电阻温度系数可能到100ppm/°C温度变化50°C就是0.5%的误差。电机控制里电流精度直接影响转矩精度所以通常会用合金电阻温度系数在50ppm/°C以下。5.2 栅极驱动回路电阻、二极管和电容的配合栅极驱动回路的设计直接影响开关性能和EMI。栅极电阻Rg的取值通常先根据MOSFET的Qg和期望的开关时间算。比如Qg是20nC期望开关时间100ns驱动电压10V那么峰值电流是200mARg大约是50Ω。但实际中还要考虑驱动器的输出阻抗和MOSFET的内阻所以Rg会取小一些比如10Ω到20Ω。有时候会在Rg上反并联一个二极管让关断更快。这是因为关断时MOSFET的米勒平台电压不同关断速度慢会导致开关损耗大。反并联二极管让关断电流绕过Rg直接通过二极管关断时间缩短。但这样会增加关断时的电压尖峰需要配合RC吸收电路或TVS来抑制。去耦电容的配置也很关键。栅极驱动器的电源引脚需要就近放置陶瓷电容通常是100nF和1uF并联。100nF负责高频去耦1uF负责低频。如果驱动器输出电流大还需要更大的电容比如10uF。这些电容的地要接到驱动器的地引脚形成最小回路。5.3 地平面分割与信号回流电机控制板的地的处理是板级设计的核心难题。功率地和信号地必须分开但又要单点连接。功率地承载电机电流和开关电流噪声大信号地承载芯片和传感器的参考要求干净。如果混在一起开关噪声会通过地阻抗耦合到信号里。通常的做法是功率部分MOSFET、分流电阻、母线电容放在板子一侧信号部分芯片、晶振、通信接口放在另一侧中间用单点连接。这个单点通常在芯片的GND引脚附近或者用磁珠连接。信号回流路径要尽量短避免形成大环路。高频信号比如PWM、时钟的走线要远离模拟输入必要时用地线包围。实操心得调试电机控制板时如果发现电流采样噪声大先不要急着改芯片配置。用示波器看采样点的地噪声如果地噪声和开关噪声同相那就是地平面处理有问题。很多时候重新布局地平面比换芯片更有效。5.4 保护电路过流、过压、过温电机控制板的保护电路是最后一道防线。过流保护通常用比较器检测分流电阻电压超过阈值就关断PWM。比较器的延迟要短通常要求在几百纳秒内响应。过压保护检测母线电压超过阈值就关断或制动。过温保护用NTC或芯片内部温度传感器超过阈值就降频或停机。这些保护电路的阈值设置要合理。过流阈值太低电机启动时容易误触发太高起不到保护作用。通常根据电机的峰值电流和MOSFET的额定电流来设留20%到30%的裕量。过压阈值根据母线电容和MOSFET的耐压来设通常留10%到20%裕量。6. 常见问题与排查技巧实录6.1 电流采样噪声大怎么定位和解决电流采样噪声大是最常见的问题。排查思路是先看噪声频率如果是PWM开关频率及其谐波那就是开关噪声耦合如果是随机噪声可能是运放本身噪声或电源噪声。开关噪声耦合通常通过地平面、电源平面或空间耦合。解决方法是优化布局增加滤波或者调整采样时刻。如果采样时刻在开关跳变附近ADC会采到尖峰。这时候可以调整PWM触发ADC的时机让采样点落在开关稳定之后。很多电机控制芯片支持可编程采样延迟就是干这个用的。另外ADC输入端的RC滤波也有效但要注意滤波器的截止频率不能太低否则会延迟电流信号影响电流环带宽。6.2 电机启动困难或抖动可能是什么原因电机启动困难或抖动原因可能很多。先从参数入手电流环PI参数是否合适启动电流是否足够转子初始位置检测是否准确。如果参数没问题再看硬件电流采样是否准确栅极驱动是否正常母线电压是否稳定。一个容易被忽视的点是死区时间。死区时间太长会导致输出电压畸变低速时尤其明显表现为转矩脉动和噪声。可以用示波器看相电压波形如果发现明显的平顶或缺口就是死区时间太长了。逐步减小死区时间直到波形接近正弦同时确保没有直通。6.3 芯片发热严重怎么排查芯片发热通常来自栅极驱动损耗、LDO损耗或数字部分功耗。先测各电源轨的电流看哪一路电流大。栅极驱动损耗和开关频率、MOSFET的Qg成正比。如果开关频率高Qg大驱动损耗就大。可以适当减小栅极驱动电流或者换Qg小的MOSFET。LDO损耗是输入输出电压差乘以电流。如果输入电压高输出电压低电流大LDO发热就很严重。这时候可以考虑用DC-DC替代LDO或者降低输入电压。数字部分功耗通常和时钟频率、工作电压有关可以在满足性能的前提下降低频率或电压。6.4 常见问题速查表问题现象可能原因排查方法解决措施电流采样噪声大开关噪声耦合、采样时刻不当示波器看采样点波形和地噪声优化布局、调整采样延迟、增加RC滤波电机启动抖动死区时间过长、电流环参数不当看相电压波形、检查PI参数减小死区时间、重新整定PI芯片发热严重栅极驱动损耗大、LDO压差大测各电源轨电流减小驱动电流、换DC-DC、降低频率过流误触发阈值太低、比较器延迟大看比较器输出和电流波形调整阈值、增加滤波、换快速比较器通信接口受干扰地平面分割不当、走线太长看通信波形和地噪声重新布局、增加共模扼流圈7. 从招募令看电机控制芯片工程师的成长路径7.1 模拟设计工程师需要具备哪些硬技能模拟电路设计工程师在电机控制芯片领域需要掌握的东西比通用模拟设计更杂。除了基本的运放、比较器、基准源、LDO设计还要懂功率电子和电机控制。比如栅极驱动的设计就要理解MOSFET的开关特性和电机的感性负载特性。ADC设计要理解采样保持和抗混叠滤波。版图设计要理解功率器件和敏感模拟电路的隔离。工具方面Cadence Virtuoso是标配Spectre和AMS仿真也要熟练。混合信号仿真在电机控制芯片里特别重要因为数字和模拟的交互很多。另外Python或MATLAB建模能力也有用可以用来做系统级仿真和参数优化。7.2 数字设计工程师的技术栈要求数字设计工程师需要熟悉Verilog/SystemVerilog、综合工具Design Compiler或Genus、时序分析PrimeTime、以及验证方法学UVM。在电机控制芯片领域还要理解电机控制算法的硬件实现比如FOC、SVPWM、PID控制。这些算法的定点化和硬件化是数字设计工程师的独特挑战。低功耗设计也是必备技能。电机控制芯片很多是电池供电功耗要求严格。时钟门控、电源门控、多电压域设计这些都要会。另外功能安全ISO 26262或IEC 61508的知识也越来越重要尤其是车载和工业应用。7.3 板级模拟电路设计能力的价值板级模拟电路设计能力其实是芯片设计工程师和系统工程师之间的桥梁。懂板级设计的芯片工程师能更好地理解芯片规格和系统需求之间的差距。比如芯片的ADC指标是在特定条件下测的实际板级环境下可能打折扣。如果芯片工程师懂板级设计就能在芯片设计阶段预留足够的裕量。对于系统工程师来说板级模拟电路设计是核心技能。电机控制方案的成功一半靠芯片一半靠板级设计。同样的芯片不同的人做出来的板子性能可能差很多。这个能力需要大量的实践积累不是看几本书就能学会的。7.4 从招募令看行业趋势旋智2023年的招募令集中在模拟电路设计、数字电路设计和板级模拟电路设计这反映了电机控制芯片行业的几个趋势。一是专用芯片的需求在增长通用MCU越来越难满足高性能电机控制的需求。二是模拟和数字的融合越来越深纯模拟或纯数字的工程师都需要扩展自己的技能边界。三是板级方案的重要性在提升芯片公司不再只卖芯片而是卖整套方案。对于想进入这个领域的工程师来说我的建议是先把基础打牢运放、ADC、PWM这些核心模块的设计要精通。然后找一个实际项目从芯片到板级完整做一遍。这个过程会踩很多坑但踩坑是最好的学习方式。最后保持对电机控制算法的理解因为芯片是為算法服务的不懂算法就做不好芯片。个人体会我在早期做电机控制芯片评估时只看数据手册的参数结果板子做出来发现电流采样精度远低于预期。后来才发现数据手册的ADC精度是在理想电源和干净地平面下测的实际板级环境下电源噪声和地噪声会吃掉好几个有效位。从那以后我评估芯片一定会看它的板级参考设计甚至自己画一版测试板。这个习惯让我避免了很多后续的麻烦。电机控制芯片这个方向技术门槛不低但天花板也高。随着电机应用越来越广泛从消费电子到工业自动化从汽车到机器人这个领域的人才需求会持续增长。旋智的招募令只是一个缩影背后是整个行业对模拟、数字、板级综合能力的渴求。如果你正在这个方向上探索希望这篇文章能给你一些实际的参考。
阅读完成 · 觉得有帮助？
