柜内以太网温湿度变送器的EMC设计：从PCB布局到整改实战

1. 机柜里的微型气象站温湿度变送器为什么要走以太网先还原一个我经常听到的现场描述客户把变送器装进配电柜柜里有变频器、伺服驱动、接触器风扇一开、接触器一批批吸合RJ45的绿色指示灯倒是常亮但上位机那边ping包开始一片一片地丢过个十几秒又自己恢复。运气差一点的百兆链路直接断开PHY重新协商半天才连回来。第一次遇到这种问题的人大概率会怀疑是网线质量或者程序bug但在这个场景下十有八九的根因是电磁兼容EMC。我在这个项目里做的是一块柜体安装型以太网温湿度变送器板子尺寸不大主控是带以太网MAC的单片机通过RMII口接一颗LAN8720A物理层芯片再经过隔离变压器和RJ45连接器把网线引到柜外的数据采集平台。温湿度传感器用的是I2C接口的数字式探头供电是柜内常见的24V直流母线板内降压到3.3V。就这么一个小东西完整走完PCB设计、样品调试、第三方摸底测试、整改、再测试、固化量产设计规范这一整套流程之后我对强电磁环境下做产品这件事的认识彻底改变了一次。这篇文章想把从选型、PCB设计到EMC整改的完整链路写下来。适合正在做类似小体积联网设备、或者已经在柜内环境中被以太网掉线折磨的硬件工程师参考。涉及的内容不深但每一条都是实测验证过的比单纯背设计规则有用得多。1.1 应用场景配电柜、数据机房与工业控制柜的共同需求温湿度变送器装进柜体核心诉求就两个一是实时监测配电柜内部或机柜通道的空气温度和相对湿度防止凝露、过热二是把数据以太网上行到监控系统减少专用总线的施工成本和协议适配成本。以太网方案在处理将几十台甚至几百台变送器统一组网的场景时特别有优势直接用标准TCP/UDP协议走交换机后台软件按IP拉数据就行。柜体环境的电磁状况和实验室完全不一样。变频器输出侧IGBT的开关边沿携带大量数十兆赫兹的宽带噪声软起动器和继电器的触点在吸合瞬间会产生一系列窄脉冲开关电源在150kHz~30MHz范围内有连续的传导骚扰电机电缆只要和网线在同一个线槽里走个几十厘米噪声就能串进以太网信号里。金属柜体本身还容易形成谐振腔在某些频率上局部场强会异常偏高板卡装在柜内的位置不同测试结果可能差出一大截。这些都是设计时就要提前预判的。1.2 以太网在强电磁环境里的先天软肋以太网的物理层设计其实相当精致但它的精致在干扰面前反而成了短板。以100BASE-TX为例信号走两对双绞线收发各一对差分幅度大约±1V送入100Ω阻抗的线缆接收端的判决余量远没有大家想象得那么大。调制方式MLT-3本身频谱效率高但边沿速率快数字电路里的方波从来都不会乖乖待在自己的基带里谐波一直延伸到上百兆赫兹。更麻烦的是隔离变压器的共模行为。变压器对差模信号是低阻抗通路对共模信号理论上应该阻断但因为初级次级之间存在寄生电容高频共模电流照样能穿过去进入PHY芯片。一旦共模干扰叠加到差分信号上接收端的信号质量会急剧恶化轻则CRC错包、重则失步重协商。加上以太网Auto-Negotiation机制本身就脆——链路完全断开可以快速侦测但处于半断不断的临界状态时PHY会反复尝试表现就是通信时好时坏。另一个容易被忽略的是时钟和地回路。RMII模式需要一个50MHz参考时钟这个频率的三次、五次谐波正好落进辐射发射测试的频段如果板子内部的地阻抗偏高共模噪声会沿着网线的屏蔽层或大地回路形成环路整根网线就成了一根很有效率的天线。理解了这几个底层机制后续所有设计动作都围绕一个目标让共模噪声回到源头让高频时钟不去污染敏感链路让板卡地和柜体的机壳地建立受控的低阻抗通路。2. 方案选型从MCU、PHY到RJ45的整条链路怎么搭器件选型直接决定后续EMC工作的量级。选对了整改阶段可能只需要动几颗电容电阻选错了板子重画三版都未必能救回来。2.1 为什么这一版选用LAN8720A方案温湿度变送器相比网关或相机对带宽要求很低10/100M完全够用成本敏感PCB面积也有限。LAN8720A在这类产品里几乎成了默认选项单芯片集成物理层收发、Auto-Negotiation、内部1.2V核心电源稳压器对外只需一个50MHz晶振和MCU之间走RMII接口只需要7根线左右可以轻松布进一块拇指大小的区域。选择RMII而不是MII或RGMII除了引脚数量之外还因为RMII把发送时钟和接收时钟统一到同一个50MHz参考时钟上PCB上需要处理的时序约束更简单布线难度低。代价是这个50MHz时钟必定以方波形态跑在板子上对EMC来说是个需要小心对待的热源。我第一批样板的辐射摸底不过关其中一个很直接的原因就是时钟处理太随意这个问题后面单独说。MCU侧我用的是自带MAC、带独立RMII引脚的单片机软件协议栈走轻量级。这里要提醒如果选没有MAC的纯串口转以太网模块EMC情况会完全不同因为模块内部已经把PHY和变压器都封死了只是把外部干扰的入口转移到了串口线而且不少模块的对外隔离处理并不透明出了问题反而更难查。所以做柜内强干扰场景的产品我更倾向于自己控制PHY那一层。2.2 变压器与连接器从源头就开始隔离以太网隔离变压器是整个链路里最重要的EMC器件之一。常见做法有两种一是用分立式网络变压器比如HX1188NL一类独立共模电感好处是布局自由度大可以在PCB上对变压器的原边、副边分别做地平面处理二是直接用带集成磁件的RJ45连接器比如HR911105A这类把隔离变压器、共模电感和LED都封装到一个金属壳座子里。对于温湿度变送器这种小板子我强烈建议用集成式的RJ45座原因不只是省物料更重要的是集成磁件会自带一部分共模衰减只要选型时确认它内置了Bob Smith端接和合理匝数比整体EMC风险就小很多。Bob Smith端接值得展开说。标准的线路侧端接网络是在每条线上对公共点接75Ω电阻公共点再通过一只1000pF左右的电容接底盘地或信号地作用是给线缆上的共模电流提供一个受控的泄放路径避免共模能量无处可去而在连接器处形成驻波和辐射。很多分立器件方案里这个网络需要自己画集成RJ45座则通常已经做进去了采购时要看datasheet确认不是所有带磁座的RJ45都包含它。2.3 电源架构给PHY一口干净的口粮PHY芯片对外界电源噪声非常敏感尤其是内部模拟电路和PLL部分。在这个项目里24V母线先经过一级整流滤波和浪涌保护再进一颗DC-DC降到3.3V然后分两路一路直接给MCU和传感器另一路经一颗低噪声LDO再给PHY供电。为什么要多此一举因为DC-DC的开关纹波频段通常落在数百kHz到几MHz正好是传导抗扰度测试覆盖的区域PHY直接吃DC-DC的电源干扰会通过内部稳压器耦合进模拟前端表现为RX信号眼图变差。PHY的每个电源引脚旁都要放一组去耦电容LAN8720A的内部1.2V稳压器输出脚VDDCR尤其关键datasheet通常要求不小于10µF的储能用钽电容或陶瓷电容。我的经验是在VDDCR放10µF100nF组合在3.3V主电源输入处放100µF电解加四到五个100nF高频电容均匀铺在PHY电源脚附近。去耦电容的放置也有讲究必须从引脚焊接点直接拉出来打孔到地平面走线长了高频去耦效果会大打折扣。3. PCB设计直接决定EMC成败的板级细节器件定完真正的硬仗在PCB布局布线。这个项目的板子尺寸被客户限定在很紧凑的范围内所以每一个平方毫米都要精打细算但有几个原则我是宁可多占面积也不妥协的。3.1 叠层两层的板子省下的钱不够交一次整改费以太网板我坚持用四层。常见叠层从顶层到底层是信号层、完整地平面、电源平面、信号层板厚1.6mm介质用普通FR4。理由很直白以太网差分对需要受控阻抗参考平面必须是完整连续的地地平面还能给所有信号提供最短回流路径把环路面积压到最小而配电柜里的传导骚扰和辐射骚扰都依赖低阻抗回路泄放两层板很难做到。有人会说两层板也能跑百兆以太网。能跑通但那是在家用路由器环境下放到变频器旁边的柜体里两层板的整形设计稍不留意就会被打成筛子。这个项目的量级不算大但设备出了现场维修成本极高为了每平米省几十元的板材成本去赌现场稳定性我觉得不值得。四层板唯一要注意的是电源平面的分割不要让任何信号跨过电源平面的沟槽——如果非要跨必须在信号层确保有连续的参考地陪伴。3.2 差分对布线别让百兆网线变成天线理论上100BASE-TX对差分阻抗没有像千兆那样严格要求但实际工程中我仍按100Ω正负10%控制。布线和板厂确认叠层后让板厂做阻抗计算外层差分对的线宽线距通常落在6/6mil到7/8mil这个区间不同叠层差异很大最后在加工说明里要求板厂出阻抗切片验证报告。布线细节多说几点第一TX和RX两对线尽量分开物理距离留足第二同一对线从PHY到变压器必须等长长度差控制在5mil以内而且整个差分对尽量走在同一层不要为了绕等长打一堆过孔第三差分对下方严禁铺缝隙或走电源分割线第四靠近变压器一端时差分线正下方留出净空区域配合地平面的处理防止噪声从变压器原边直接耦合进副边。这些都是教科书上有、但容易被赶进度忽略的。我在这版里比较满意的一点是差分对从PHY到RJ45全程物理隔离了晶振区域和任何开关节点的走线。3.3 晶振与时钟板上最强噪声源的管控RMII的50MHz晶振是整个板子上边沿最陡峭的信号之一。把它放在PHY芯片的XI/XO引脚正旁边距离不超过5mm这是第一原则。第二原则是晶振下方铺实心接地铜皮并且这个接地区域要打过孔连到完整地平面不要变成一片孤岛。第三原则是晶振和晶振负载电容的摆放要紧凑负载电容的电容值按晶振datasheet标称值不能凭经验乱放——容量偏差会改变频率牵引也会让晶振工作在过激励状态激振电流偏大导致辐射超标。RP/RD差分对绝对不能贴着晶振走两者之间我留了至少3mm距离。另外MCU要从PHY得到50MHz参考时钟这段时钟走线我用22Ω串联电阻做了边沿速率控制实测能明显降低谐波包络。如果MCU和PHY之间的时钟引入抖动副作用是PLL性能下降所以串阻阻值不能随便加大22Ω是我在SI和EMI之间比较满意的平衡点。3.4 变压器区的地处理两种地之间必须有章法这是整个PCB设计里最容易被误解的地方。很多人听说变压器下面要挖地结果把整片区域全挖了信号回流路径断掉辐射反而更严重。正确做法是在RJ45连接器和变压器覆盖区域把信号地从上、下两个表层移除形成一块净空区同时在这个净空区下面是机壳地也可以理解为金属连接器外壳连接的底盘地用少量焊盘和过孔把RJ45金属外壳接到机壳地。信号地和机壳地之间不是完全隔离而是通过一只2kV耐压的Y电容通常100pF到470pF在靠近连接器处跨接。这个电容给共模电流提供了一条频率受控的回流路径既不让噪声回流到信号地内部又不至于让两个地之间出现电位差导致浪涌损坏。板卡固定螺丝孔位要就近用短粗的铜箔和大面积过孔把信号地连到机壳地不要用细细的走线接——EMC里的地就是电流的河河太窄必然洪水泛滥。4. 第一次摸底测试辐射、传导、静电的真实战况样板回来功能测试全部通过串口打印温湿度、上位机TCP轮询都很顺。我当时还觉得这块板子稳了结果进了第三方实验室摸底两天下来脸都打肿了。这里把值得讲的几种失效方式记录下来都是后来整改的关键线索。4.1 摸底测试项目怎么定柜内产品通常跑这么几项辐射发射RE按CISPR 32 Class B、传导发射CE电源端口150kHz~30MHz、静电放电ESDIEC 61000-4-2接触±4kV、空气±8kV、电快速瞬变脉冲群EFTIEC 61000-4-4电源端口±2kV、射频场感应的传导抗扰CSIEC 61000-4-6150kHz~80MHz3Vrms、射频电磁场辐射抗扰RSIEC 61000-4-380MHz~1GHz3V/m。这些项目看起来很多但对一个上电运行、带网口的设备来说每一项都可能在现场真实发生。测试环境上我提醒一点如果预算有限可以先自己做预测试。买不了电波暗室没关系用频谱仪加近场探头在板上扫一遍重点听晶振附近、差分对走线、RJ45连接器和电源入口这四处的频谱签名能提前发现大部分高频辐射隐患。但最终判定仍要以正规实验室的数据为准。4.2 辐射发射高频毛刺的源头在晶振和接口区第一次RE摸底频谱仪在80MHz到150MHz区间扫出一串很规律的毛刺包络峰值接近Class B限值线。我们先用近场探头逐点排查把探头贴近50MHz晶振外壳峰值明显移到RJ45连接器和网线根部同样的频率成分也冒出来。基本可以判定晶振的谐波能量通过某种路径耦合并顺着网线辐射了出去。这个问题的机制不复杂晶振离差分对太近了。虽然我当时已经预留了3mm间距但晶振底部的接地铜皮只有顶层一小片过孔数量不够多导致高频回流只能在顶层绕行正好绕到差分走线附近把谐波耦合到网线上。其次是RMII的50MHz时钟走线没有完全被地平面环绕有一小段悬空等于给谐波开了个缝隙天线。这两处是当时RE超标的主嫌疑。4.3 传导抗扰与脉冲群从24V电源线一路打进PHYCS测试在几个特定频点出现了通信中断最典型的在20MHz附近。这个现象很经典干扰信号是共模注入的通过耦合钳同时作用在所有线缆上但只要网线端口的共模抑制做好一般不会出问题。我们这版的问题恰恰出在24V电源入口输入没有共模电感DC-DC后面的滤波又依赖小容值陶瓷电容对低频共模几乎不起作用干扰顺着电源网络进入LDO再直接灌进PHY的供电最后在PHY内部与信号端产生混频导致接收误码率飙升。EFT的情况更直观对24V电源线打±2kV脉冲群打到一半以太网链路直接down了MCU还正常跑着。用示波器抓PHY的复位引脚发现是电源轨上出现了幅度不小的毛刺触发了PHY的掉电复位逻辑。也就是说干扰不是直接打死芯片而是把电源拉到了PHY的欠压阈值以下让PHY自己复位了。4.4 静电金属柜体是放电的天然对象ESD测试时我们对柜门、网线连接器和金属机壳打空气放电接触±4kV空气±8kV。打连接器金属外壳时没有直接把芯片打死但放电瞬间会造成链路短暂中断需要几秒重协商才能恢复。问题出在RJ45金属外壳和机壳地之间的连接阻抗太高——我最初只是用一个焊盘和一小段铜箔做连接高频放电电流泄放不利就近蹦到了信号网络上。综合看第一次摸底暴露的问题集中在三处电源入口没有做共模和差模的整体滤波晶振与时钟网络的地处理不彻底连接器机壳地连接太弱。对应的整改路线也就清晰了。5. 逐项整改从板级到线缆级的EMC优化整改不是头痛医头我给自己定的原则是先想清楚每个措施对应哪条噪声传播路径再动手改。下面按路径逐条说。5.1 共模电感加在正确的位置针对CS频段和EFT灌进来的共模电流我在24V电源输入端加了一颗两级共模电感这样量产版BOM里有了明确的有效器件。但更要紧的是以太网端口虽然集成RJ45座已经内置了一级共模电感但它的阻抗曲线通常在100MHz附近才有较好的表现对较低频段的共模偏弱。我的做法是在变压器和PHY芯片之间的TX/RX差分回路上再加一颗两对的共模电感直流阻抗尽量低100MHz阻抗选择1000Ω级别。这样共模电流在到达PHY之前就被高阻抗挡住了而差模信号几乎不受影响。注意共模电感的摆放位置必须紧靠变压器副边中间不要串接任何过走线长距离的绕行。如果离得远变压器和电感之间那一段差分线照样会把共模噪声带进来。整改后CS测试在20MHz频点上通信完全正常链路不再中断。5.2 机壳地的接通小焊盘换成大面积接触RJ45金属外壳的接地问题是ESD整改的重点。我重新设计了连接器区域金属外壳所有焊脚都用大片铜箔相连再通过四个以上过孔直落到机壳地层机壳地通过固定螺丝孔和柜体面板大面积接触。Y电容还是放在信号地和机壳地之间但我把它挪到紧贴RJ45座下方并且用最短的铜箔连接避免引入额外电感。这一步改完再打±4kV接触放电只是LED会闪一下通信中断时间从秒级降到几十毫秒级已经基本感知不到。另外我在RJ45的信号引脚上并联了一颗超低结电容的TVS阵列专门吸收放电瞬间的尖峰电容值必须控制在1pF级否则会劣化信号眼图。5.3 晶振时钟网络的二次处理RE毛刺这块我做了三件事第一晶振底的接地铜皮扩大并在晶振正下方加了两排地过孔形成法拉第笼式的底部屏蔽第二把50MHz时钟走线上的串联电阻留在原位但将走线长度缩短且全程走内层、上下都被地平面夹住不再出现悬空段第三换用负载电容更贴近晶振标称值的物料避免晶振过激励。三件事做完后近场探头在晶振区扫不出明显峰值了。不同的人可能会选择加屏蔽罩一劳永逸但对于量产成本敏感的温湿度变送器我更愿意先用layout优化解决只有在无法解决时才考虑金属屏蔽罩。事实证明这版没加罩子也过了Class B。5.4 固件兜底以稳定通信为目标的复位策略硬件整改做完之后我在固件里还加了一个兜底策略周期性读取PHY寄存器中的链路状态如果连续三秒都侦测不到Link Up自动对PHY做一次软复位并重新启动Auto-Negotiation同时上位机侧用TCP重连逻辑配合。这样即使现场出现极端干扰导致硬件措手不及系统也能在几百毫秒内自愈而不是等人到现场断电重启。有一点必须强调固件兜底是商业保险不是豁免证明。它在强电磁环境下能显著降低故障持续时间但绝不能反过来替代硬件设计。如果硬件没做好就靠软件硬扛产品的长期可靠性和使用寿命都要打问号。6. 量产与现场安装环节把整改成果固化到可复现的规范里实验室通过不代表现场高枕无忧。量产阶段最容易出现整改成果慢慢被稀释的情况所以我把这个项目的经验固定成了一套内部流程这些事情如果等到出问题再补就晚了。6.1 把整改结果写进设计规范和BOM冻结单PCB设计的雷区整理成checklist差分走线规则、晶振布局间距、机壳地与信号地的跨接电容位置、共模电感选型参数、TVS电容上限。任何改版都必须对照清单评审缺少任何一项都不允许进入投板阶段。同时BOM里EMC关键器件全部标注受控物料共模电感、Y电容、TVS、集成RJ45磁座这四个物料的供应商变更必须触发完整的EMC复测不能只做功能验证就放行。有人会觉得这是小题大做但我在不少项目里见过因为换了家便宜的共模电感供应商导致整改全部前功尽弃的教训。磁件类器件不同厂家的阻抗曲线差异很大看着规格书参数相近实测可以相差好几个dB。6.2 柜内线束与走线网线不要和动力线并排拉产品过了EMC最后的战场在机柜内部。现场安装规范里必须明确以太网线采用屏蔽型STP线缆线缆屏蔽层在两端都要可靠接地网线走线路径与变频器输出电缆、伺服电机电缆保持至少30cm间距如果实在避不开交叉处必须垂直交叉不能平行伴走。散热风扇、加热器和接触器的控制线也要约束这类强干扰线缆不能和弱电信号线共用同一个扎线槽线槽内部最好加金属隔板并接地。很多设备出厂时测试都是好的现场折腾半个月才稳定最后发现就是柜内走线不规范。这个问题在设计和交付阶段就要写进指导文件直接给现场装配人员用。6.3 安装位置与环境适应别让温度测量和电磁防护打架温湿度变送器的安装位置和电磁防护经常是矛盾的。要测柜内平均温度探头最好放在柜内中部气流代表区但从EMC角度越靠近变频器和进线电缆干扰越强。我的折中做法是把变送器本体安装在远离动力区的侧板上温度探头通过延长线引到测量点。传感器探头线虽然只有I2C数字信号风险相对低但同样要屏蔽处理不能裸线在柜内乱走。另外强烈建议在柜内给变送器上方加一块带接地的金属隔板或者至少让连接器出线口朝向远离动力元件的方向。这些细节没有成本但对现场长期稳定性的贡献非常明显。批量交付后我建议每批抽取样品做一次完整的EMC复测特别是CS和EFT两个项目因为它们和柜内环境的实际干扰特征最接近。这个项目从首次摸底翻车到最终整改通过前后大约花了三周。回头看真正值钱的不是某个单一措施而是建立了一条从识别干扰路径、到针对性整改、再到把经验固化为设计规范的完整闭环。后面再做类似产品时这套方法可以直接平移第一版就能少走很多弯路。