★ FEATURED ARTICLE 前一阵子做工业设备需要在 PIC18F46K20 和高压侧的 SPI 从设备之间加隔离我选了 MAX14431BAEE 这颗数字隔离器。当时项目里主控板和模拟采样板之间隔着功率驱动部分地电位差和共模干扰都很严重直接拉 SPI 线过去轻则通信乱码重则把主控芯片打死。折腾了几天之后我用 MAX14431BAEE 把 SCK、MOSI、MISO、CS 四根线全部隔离开配合 PIC18F46K20 的 MSSP 模块把链路稳定跑了下来。这篇文章就把完整思路拆开讲为什么必须隔离 SPI、隔离器怎么选、电路怎么搭、固件怎么写、调试时踩过哪些坑给正在做工业和嵌入式通信链路隔离的朋友一份可以照着抄的作业。1. 项目概述为什么非要把SPI隔离起来1.1 工业场景里SPI直接连接的三个痛点很多朋友第一次接触 SPI 隔离时会觉得SPI 不就是四根线嘛主控和从设备离得又不远直接连不就行了说实话如果在干净的桌面环境里确实能跑。但是一旦放到工业现场这三个问题就会接踵而来。第一个是地电位差。电机驱动器、变频器、开关电源这些设备工作时不同接地点之间的地电位不是完全相等的。设备 A 的地和设备 B 的地之间可能长期存在几伏甚至几十伏的直流偏置也可能出现瞬间的浪涌尖峰。如果 SPI 直接连接两个地之间会形成地环路地环路电流会直接流过信号线轻则让数据无法识别重则烧毁 I/O 口或者芯片内部 ESD 结构。我在现场实测过一次主控板地和传感器板地之间用万用表交流档能测出 3V 左右的不稳定电压设备一启动直接飙到 8V 以上这种环境下 SPI 根本没法工作。第二个是共模干扰。功率器件在开关瞬间会产生很高的 dv/dt比如 IGBT 或 MOSFET 的开关沿可能达到几千伏每微秒。这些跳变会通过寄生电容耦合到信号线上形成共模噪声。共模噪声对差分信号还好说对单端 SPI 信号就是灾难。干扰严重时即使主控和从设备共用同一个地SCK 上也会叠加很多毛刺从设备收错指令、主控读回错误数据都是家常便饭。第三个是安全隔离的需求。有些应用里从设备可能直接接到高压母线、动力线或者人体可能接触的面板上。这时候隔离不仅仅是为了信号质量更是为了人身安全和设备安全。比如电池管理系统里采样芯片工作在电池组的高端电位而 MCU 在低压侧中间必须做耐压隔离。如果一个高压瞬态顺着 SPI 线窜到主控侧整个控制板都可能报销。1.2 隔离后的SPI链路长什么样加了隔离器之后 SPI 链路在逻辑上没有任何变化主控还是用标准四线协议和从设备通信但物理上变成了两个独立的信号域。可以这样理解原来主控和从设备在同一栋楼里直接走门串门隔离之后两栋楼之间多了一道安检闸门信号要从 A 楼的SCK口进去安检通过后再从 B 楼的SCK口出来。两边各自有自己的地、自己的电源电气上完全分开但逻辑上的时钟和数据关系仍然保持一致。具体到信号方向标准四线 SPI 中SCK、MOSI、CS 是从主控流向从设备MISO 是从从设备流回主控。隔离器内部有单向或双向通道必须按照这个方向去接。接反了就会变成“信号进了闸门但又原路返回”从设备端什么都收不到。隔离后的链路还有一个明显特点每一根信号线都会增加一个传输延迟通常叫 tPD也就是从输入引脚到输出引脚之间的时间。这个延迟看起来不大可能只有几十纳秒但对高速 SPI 却是致命的。所以后面我会专门讲如何把这个延迟算进时序预算里这是整个项目最容易忽略但又最关键的一环。1.3 MAX14431BAEE 与 PIC18F46K20 各自扮演的角色这套方案里MAX14431BAEE 是 SPI 信号隔离桥。它负责把主控侧的 SPI 信号搬移到隔离栅的另一侧同时保持信号电平、时序关系不变。它内部需要为每个通道提供独立的输入和输出缓冲并在硅片内部完成电气信号的耦合和传递。我选它的主要原因有三个通道数足够覆盖四线 SPI、传播延迟适合几兆赫兹以内的中低速应用、封装和后缀也符合工业温度范围要求。PIC18F46K20 则是整个通信链路的主机。它通过 MSSP 模块产生 SPI 时钟把配置数据按帧发送出去再从同一模块里读回从设备返回的数据。PIC18F46K20 虽然不是现在常见的 ARM 级 MCU但在这种单一通信任务场景下它的 SPI 模块配置简单、寄存器不复杂、代码移植容易反而非常适合做隔离通信的验证平台。而且这颗片子货源广、环境耐受性好工业板上用得很普遍。简单说MAX14431BAEE 负责“过安检”PIC18F46K20 负责“发号施令”。两者搭配就把原来不可靠的直连 SPI变成了电气上隔离、协议上透明的可靠链路。2. 方案选型和核心原理2.1 为什么选数字隔离器而不是光耦提到隔离很多老工程师第一反应就是光耦毕竟光耦在开关量隔离里太常见了。但 SPI 隔离这个场景我个人强烈不建议用普通光耦尤其是通信速率超过几百 kHz 的时候。光耦的核心问题是速度、延迟一致性和寿命。普通光耦如 4N35、PC817 这类传输延迟动辄几微秒而且不同批次、不同电流下的延迟差异很大。SPI 的时钟是连续脉冲如果每个数据位的延迟都不一致主控根本没法找到稳定的采样点。另外光耦的电流传输比 CTR 会随着时间推移和温度变化而衰减刚开始能工作用久了可能慢慢“变聋”这对工业设备的长期稳定运行是很大的风险。数字隔离器走的是完全不同的技术路线。它利用电容耦合或磁耦合把信号跨过绝缘栅传输延迟通常只有几十纳秒通道间的延迟匹配也做得很好脉宽失真小一致性远优于光耦。而且它没有发光二极管那种老化问题寿命主要取决于绝缘介质的可靠性。MAX14431BAEE 正属于这类数字隔离器适合做 SPI 这种对时序比较敏感的通信链路。还要说一个对比点光耦需要为 LED 提供不小的驱动电流功耗较高数字隔离器是 CMOS 工艺动态功耗小适合嵌入式设备长期运行。当然数字隔离器价格通常比普通光耦贵一些但换来的可靠性和速度在工业产品里完全值得。2.2 MAX14431BAEE 的几个关键参数怎么看拿到 MAX14431BAEE 的数据手册不用把每个参数都看完先把下面这几个盯住它们决定了这块隔离器能不能在你的系统里用。第一个是通道数和方向配置。标准四线 SPI 需要四个单向通道其中 SCK、MOSI、CS 是主机到从机方向MISO 是从机到主机方向。MAX14431BAEE 需要能同时容纳这四个方向的信号。选型时注意有些隔离器是固定全部单向输入的有些是半双工或可配置方向如果方向配置不对就要增加额外的方向控制逻辑。第二个是传播延迟 tPD。它是指信号从输入端变化到输出端变化之间的时间直接决定 SPI 时钟能跑多快。通常这类型芯片的 tPD 在几十纳秒量级以手册典型值为准。比如如果典型值是 40ns主控到从设备的 SCK 就要晚 40ns 才到从设备 MISO 回来又要晚 40ns往返就是 80ns。SPI 时钟频率越高位周期越短这个延迟占比就越大。第三个是最大数据速率或最大时钟频率。隔离器的数据手册里一般会标一个最大速率比如 50Mbps 或 150Mbps这是通道本身能承受的信号翻转频率。实际 SPI 时钟频率要留足够余量不能贴着上限用。你还要看脉冲宽度失真要小因为 SPI 对占空比敏感如果时钟高电平和低电平长度差异过大会直接影响时序。第四个是隔离耐压和 CMTI。隔离耐压按照应用环境选择工业设备通常需要 3.75kVrms 或更高等级。CMTI 是共模瞬态抑制能力单位通常是 kV/us数值越大代表在高压瞬态下越能保持输出稳定。这个参数在电机驱动旁特别重要因为功率开关产生的共模尖峰非常快如果 CMTI 不够隔离器输出端会直接出现错误脉冲。表格里简单列一下我的选型关注点参数含义选型建议通道数/方向能隔离几路信号、方向是否匹配至少满足 SCK/MOSI/CS/MISO 四路tPD输入到输出的传输延迟越小越好高速 SPI 尤其关键最大速率通道最高信号翻转频率建议比 SPI 时钟高 5 倍以上脉冲宽度失真高低电平传输后的宽度变化越小越好保证时钟占空比隔离耐压隔离栅能承受的电压等级按实际绝缘需求选择CMTI抗共模瞬态能力电机驱动等强干扰场合选高值工作温度芯片可靠运行范围工业级应满足 -40℃~85℃这些参数在 MAX14431BAEE 的具体型号说明里都有拿到样片后第一件事就是按表格确认避免后面调试时才发现能力不足。2.3 PIC18F46K20 的MSSP模块为什么够用PIC18F46K20 的 SPI 功能集成在 MSSP 模块里它支持 SPI 主机和从机两种模式也支持四种时钟极性和相位的组合基本能覆盖所有常见 SPI 从设备。它的寄存器并不复杂SSPCON1 控制使能、时钟极性和工作模式SSPSTAT 控制采样沿和数据输出沿SSPBUF 是收发共用的数据缓冲PIR1 里的 SSPIF 标志位表示一次传输完成。对于只需要固定做 SPI 主机的场景初始化代码二十行内就能写完不需要配置 DMA也不涉及中断优先级很适合快速验证隔离器性能。性能上PIC18F46K20 内部振荡器最高可以跑到 64MHz实际上常用外部晶振 16MHzMSSP 主机模式通过预分频可以产生 Fosc/4、Fosc/16、Fosc/64 等时钟。对于大多数隔离 SPI 应用几兆赫兹以内已经完全足够。隔离器从设备那边如果是一颗 ADC 或 Flash通信速率通常在 1MHz 到 10MHz 之间PIC 的这个模块调到 1MHz 或 2MHz 后比直接跑高频更稳。后面我会给出具体配置包括中间采样和末尾采样的选择这是隔离链路下非常有讲究的一点。3. 硬件电路设计与实操细节3.1 引脚分配与参考连接硬件连接是整个项目最容易出错的地方。我之前第一次焊完板子发现从设备完全没有响应最后查出来是 MOSI 和 MISO 的方向接反了。接隔离器的时候一定按照“输入侧、输出侧、从设备侧”的顺序去理线不要按信号名字猜。以 PIC18F46K20 为主机的标准接法如下PIC18F46K20主机MAX14431BAEE 主控侧MAX14431BAEE 从设备侧SPI 从设备SCK 引脚SCK 输入SCK 输出SCKSDO 引脚MOSI 输入MOSI 输出MOSISDI 引脚MISO 输出MISO 输入MISO任意 GPIOCS 输入CS 输出CS注意第三个方向MISO 是从从设备回流给主控的所以信号从从设备 MISO 进隔离器的从设备侧再从主控侧输出给 PIC 的 SDI。如果你拿一根正常的跳线把从设备 MISO 接到了隔离器的主控侧输入就会变成两个输入对接信号根本传不过去。CS 这条线不要图省事直接用主控侧 IO必须也过隔离器。如果 CS 不过隔离主控和从设备之间的地环路依然存在隔离就名存实亡了。我见过有人只隔离了 SCK、MOSI、MISOCS 还是直连结果现场一上电主控直接被拉死就是这个原因。3.2 两侧电源和地怎么处理隔离器本身有两侧电源引脚通常叫 VCC1、GND1 和 VCC2、GND2。主控侧接 PIC 的 3.3V 或 5V 电源系统从设备侧接它自己的独立电源系统两边地绝对不能短接。在实际项目里如果从设备侧没有独立的电源就需要加一个隔离电源模块。常见的做法是用一块 DC-DC 隔离模块输入接主控侧电源输出给从设备和隔离器副边供电。隔离模块的输出地就是从设备侧的悬浮地 GND2它和主控侧 GND1 之间没有直流连接。还有一个容易忽略的点隔离器两侧供电电压不一致没关系一侧 3.3V另一侧 5V 也可以因为数字隔离器内部有电平转换功能只要两侧电压都在数据手册允许范围内就行。但要注意主控侧 SDO 的 IO 口电压和隔离器主控侧接口电压要匹配否则可能出现高电平识别不了的问题。电源去耦电容一定要靠近隔离器电源引脚每个 VCC 引脚放一个 0.1uF 陶瓷电容如果空间允许再并联一个 10uF 钽电容或电解电容。隔离器虽然静态功耗不大但在高速翻转瞬间会有动态电流去耦电容容值不够可能导致电源跌落进而产生抖动。3.3 PCB布局布线的几条硬经验第一隔离器下方不要铺铜跨接两侧。很多 PCB 设计软件默认会给顶层铺地如果铺铜把 GND1 和 GND2 连在一起你做的隔离等于白做。需要让隔离器下方的两侧地平面保持断开隔开足够距离保证爬电距离。工业标准对爬电距离有要求设计时至少要留出能看到的狭缝。第二信号线尽量短SCK 和 MOSI 要少打过孔。隔离器两侧的信号线如果太长会引入振铃和串扰。我在测试时遇到过 SCK 线上出现明显过冲把隔离器输出端的波形振得乱七八糟后来把线从 5cm 改成 2cm 就恢复正常了。如果必须走长线建议在输出端串一个 22Ω 到 33Ω 的小电阻来抑制振铃。第三CS 线上要加一个弱上拉电阻比如 10kΩ 到从设备侧 VCC。这样在隔离器和主控刚开始上电、CS 还未被驱动成确定电平时从设备不会因为悬空误触发片选。如果不加上拉有些 Flash 或 ADC 在电源上升期间可能被随机选中进入未知状态。第四尽量把隔离器放在主控和从设备之间的“边界”位置让主控侧走线短从设备侧走线也短。不要为了布板方便把隔离器放到角落然后信号线绕一大圈再回来。4. 固件实现与联调步骤4.1 用MPLAB X XC8初始化SPI主机固件开发用的是 MPLAB X IDE 和 XC8 编译器工程配置里选好 PIC18F46K20外部晶振按 16MHz 设置。通信速率我这里特意降到 1MHz因为加了隔离器之后时序余量比裸连接要紧张1MHz 足够覆盖传感器采样和 Flash 配置需求。初始化代码很简单重点在设置采样沿#define _XTAL_FREQ 16000000UL #include xc.h #define SPI_CS LATCbits.LATC0 #define SPI_CS_TRIS TRISCbits.TRISC0 void SPI_Init(void) { // CS 作为普通 IO 输出 SPI_CS 1; SPI_CS_TRIS 0; // SCK、SDO 输出SDI 输入 TRISBbits.TRISB1 0; // SCK TRISBbits.TRISB2 0; // SDO TRISBbits.TRISB3 1; // SDI // 先关闭 MSSP再按顺序配置 SSPCON1 0x00; // CKE1CKP0对应 SPI Mode 0 SSPSTATbits.CKE 1; SSPCON1bits.CKP 0; // 采样点中间采样给隔离器返回数据留余量 SSPSTATbits.SMP 0; // 主机模式时钟 Fosc/16 1MHz SSPCON1bits.SSPM 0b0001; // 使能 MSSP SSPCON1bits.SSPEN 1; // 清传输完成标志 PIR1bits.SSPIF 0; }这里有几个细节要解释。SMP 位是采样沿控制很多初期接触 PIC 的朋友不知道这个位对隔离链路影响很大。SMP1 是在数据输出末端采样适合理想环境SMP0 是在数据周期中间采样能容纳更多传播延迟。我用的是中间采样配合 1MHz 时钟给隔离器留足了余量。还有一个细节是把 SSPCON1 先清零再一位一位设置避免芯片上电后寄存器处于不确定状态。有些工程直接对寄存器整体赋值也能工作但可读性和可维护性都不够好。4.2 把隔离器传播延迟算进时序预算写固件之前先把传播延迟算明白省得调试时一头雾水。以 1MHz SPI 时钟为例每个位周期是 1000ns主控在发送 SCK 的同时发出数据从设备接收到 SCK 要经过一次隔离器延迟假设 tPD1 为 40ns。从设备根据 SCK 沿输出 MISOMISO 数据又要经过一次隔离器延迟 tPD2 返回主控也是 40ns。如果从设备本身的输出延迟 tCO 还有 20ns那么主控发出时钟沿之后要经过t_total tPD1 tCO tPD2 40 20 40 100nsMISO 数据才有可能在主控引脚上稳定。再看采样点如果 SMP0 是中间采样主控在半个位周期即 500ns 处采样那么 100ns 的稳定时间远小于 500ns余量很充足。如果 SMP1 是末端采样采样点在接近 1000ns 的位置余量更大但数据早就稳定了其实两种方式都能跑。那为什么我还要特意选中间采样因为当 SPI 频率提高时比如从 1MHz 升到 4MHz位周期变成 250ns中间采样点在 125ns刚好接近上面估算的 100ns 总延迟余量只剩 25ns很容易受线路寄生电感和干扰影响。而末端采样点在 250ns看起来余量更大但此时从设备看到的 SCK 比主控内部晚了 40nsMISO 回来又晚了 40ns实际有效窗口并不像位周期那么宽。所以稳妥做法是低速用中间采样提高频率之前先算总延迟再决定是否切换到末端采样。我这里直接把最高频率限制在 1MHz完全不纠结采样点换来的是整个系统的稳定。如果后续需要提速我建议以 2MHz 为步进做阶梯测试每升一档跑完整通信测试观察误码率。4.3 完整的SPI读写函数封装有了初始化下面封装一个带超时保护的收发函数避免从设备异常时程序死在等待标志上。unsigned char SPI_Transfer(unsigned char data) { unsigned int timeout 0; SSPBUF data; // 写入触发传输 while (!PIR1bits.SSPIF) // 等待传输完成 { if (timeout 10000) { return 0xFF; // 超时返回错误值 } } PIR1bits.SSPIF 0; // 清标志 return SSPBUF; // 返回收到的数据 }这个函数返回的既是主控从 MISO 读到的数据也同时把 MOSI 上的数发出去了。SPI 协议本来就是全双工每次传输既有发送也有接收写成同一个函数比分开写发送和接收要方便很多。实际项目里我通常还会补充片选控制函数。因为隔离器会带来一点延迟片选信号从主控 IO 到从设备 CS 引脚也需要时间所以拉低 CS 之后最好等一下再开始发数据。等待可以通过简单延时实现void SPI_Select(void) { SPI_CS 0; __delay_us(10); // 等待隔离器 CS 传输稳定 } void SPI_Deselect(void) { SPI_CS 1; __delay_us(10); }10us 的延时在 1MHz 时钟下已经包含 10 个时钟周期对于绝大多数从设备来说都足够。如果你对时序要求比较严格可以改成轮询从设备的 BUSY 引脚或者状态寄存器不用固定延时。再举一个完整的从设备读写例子比如常见的 W25Q64 Flash 读取 JEDEC IDunsigned char W25Q_ReadID(void) { unsigned char id 0; SPI_Select(); SPI_Transfer(0x9F); // Read JEDEC ID 命令 SPI_Transfer(0x00); // 发送一个字节读到高字节 id SPI_Transfer(0x00); // 读回第一个字节 SPI_Deselect(); return id; }这个流程看着简单但实际调试时发现如果不加 SPI_Select 里的延时第一帧命令经常丢失。原因就是主控已经把 0x9F 放在 MOSI 上了但隔离器另一侧的 Flash 还没看到 CS 拉低于是认为片选无效直接忽略了后续时钟。加了 10us 延时后这个问题立刻消失。4.4 联调顺序和验证方法联调不能直接接从设备要分步走否则出了问题很难定位是隔离器的问题、接线的问题还是固件的问题。第一步隔离器先不接从设备用一个逻辑分析仪或示波器同时量主控侧 SCK、MOSI 和隔离器从设备侧 SCK、MOSI。确认从设备侧信号和主控侧逻辑电平一致只是有一点点延迟。示波器上看延迟时可以用光标分别标在两个 SCK 的上升沿上那个差值就是 tPD。我实测下来的延迟在手册标称范围内说明芯片工作正常。第二步给隔离器从设备侧接一只小的 SPI Flash 或 SPI ADC随便选一个简单寄存器读一下。因为这类从设备支持低速先降到 100kHz 跑排除频率过高的问题。能读到稳定的数据后再逐步把频率升到 1MHz。第三步跑一段长时间通信测试比如循环读状态寄存器 10 万次把每次读到的值做 CRC 校验。如果出现偶发错误不要急优先检查电源纹波和采样沿。偶发错误往往不是代码问题而是地环路、电源或者布线问题。第四步模拟现场干扰。如果条件允许把设备放在一个开关电源或电机旁边空载运行一段时间。可以用一根绝缘导线在隔离器附近制造耦合干扰观察从设备是否出现误码。好的隔离方案应该能扛住这种干扰如果扛不住先检查去耦电容和地平面分隔是否做好。5. 常见问题与排查技巧实录5.1 通信异常排查速查表调试过程中肯定免不了遇到各种奇奇怪怪的现象。我整理了一个排查表按现象找原因会顺手很多现象可能原因排查方法上电后第一帧必然错误CS 信号经过隔离器有延迟从设备还没看到片选有效在片选拉低后加 5~10us 延时频率升高后错误增多隔离器传播延迟占位周期比例变大降低 SPI 频率或调整采样沿偶尔错一两个字节电源纹波、地环路、隔离器去耦不足示波器观察电源波形补去耦电容完全无数据MOSI/MISO 方向接反、SDI 与 SDO 接反核对隔离器两侧输入输出方向SCK 波形有明显振铃走线过长、过孔过多、输出端电容过大缩短走线串 22~33Ω 电阻隔离器从设备侧电源抖动隔离模块输出电流不够换更大功率隔离电源模块从设备能被选中但命令无响应隔离器某通道损坏或虚焊万用表量通断示波器查通道波形这里要特别强调方向接反的问题。SPI 四根线里MOSI 和 MISO 最容易接反因为从主控侧看SDO 是输出、SDI 是输入但从从设备侧看MOSI 是输入、MISO 是输出。很多人被 MOSI 这个名字误导以为从设备也有一个 MOSI结果直接接线错误。5.2 隔离器发热或输出异常怎么处理隔离器本身发热通常有两个原因。第一个是供电电压超范围如果 VCC1 或 VCC2 接到了错误的电源轨芯片内部接口电路会过压发热明显。第二是两侧地之间意外短路导致隔离器内部的 ESD 结构不断导通或者通过其他路径形成地环路电流。出现发热时先断电用万用表量 GND1 和 GND2 之间的电阻正常应该是无穷大或兆欧级以上如果量到几欧姆甚至短路说明 PCB 布局或者测试飞线有问题。还有一种情况是输出端对地短路比如从设备侧 MOSI 或 MISO 对地短路隔离器输出驱动会持续灌电流时间一长也会发热。排查方法是断电量隔离器各信号引脚对地阻抗找到异常通道。如果只是样机测试可以暂时把该通道断开用示波器单独判断。5.3 SPI采样沿的选择之争SPI 采样沿是个老话题加了隔离器之后更值得拿出来单独说。标准 SPI Mode 0 下数据在 SCK 上升沿采样。PIC 的 MSSP 模块里CKE 和 CKP 决定时钟极性相位SMP 决定采样点是中间还是末尾。很多常规例程直接设置 SMP1因为末端采样最符合教科书上的时序可以保证数据在稳定后再采样。但隔离链路里主控发出的 SCK 到从设备有个 tPD1从设备返回的 MISO 到主控也有个 tPD2这就导致主控的采样窗口和从设备的数据窗口之间存在一个整体错位。如果主控在末端采样也就是 SCK 快到结束时才去读 MISO理论上更容易读到稳定数据但实际受总线电容和干扰影响末端恰恰是最容易发生振铃的位置。中间采样则把采样点放在位周期的中心避开了边沿附近的跳变区对隔离器引入的延迟更宽容。我的经验是先跑低速用中间采样稳定下班高速需求出现时把采样点切成末端采样并用示波器验证关键波形二选一哪个误码率低就用哪个。不要一上来就套某个固定配置。5.4 上电瞬间误触发的问题这个坑比较隐蔽却是工业环境里实实在在会发生的问题。主控和从设备上电时如果隔离器两侧电源不同步比如主控侧先上电、从设备侧后上电隔离器输出端在另一侧还没供电时可能处于不确定电平。这时从设备的 CS 引脚如果变成低电平就可能被误选中执行一条不完整的 SPI 指令进入奇怪状态。解决办法有三个。第一在从设备 CS 线上加 10kΩ 上拉电阻保证未驱动时保持高电平。第二在固件里让 CS 引脚初始化为高电平再初始化 SPI 模块避免模块使能瞬间产生时钟。第三如果从设备有复位引脚可以用主控 GPIO 控制它的复位信号上电后先保持复位等两边电源稳定再释放。我在第一次画 PCB 时漏掉了 CS 上拉样机有时上电后 Flash 状态寄存器读出来全是 0x00后来加上 10kΩ 上拉电阻再也没有出现这个问题。这个元件成本几乎为零但能省掉大量现场排障时间建议大家画板时一定加上。6. 实测效果与扩展思路6.1 隔离前后对比隔离方案完整调通后我专门做了 AB 对比。直连状态时主控板和采样板通过 10cm 排线连接一启动旁边的电机通信就随机出现错误严重时 MCU 直接复位。用 MAX14431BAEE 隔离之后同样的排线距离、同样的干扰环境连续跑 24 小时错误计数为零主控板也没有再发生异常复位。当然代价也是有的。隔离开来后SPI 最高稳定频率从理论上能跑的 4MHz 降到了 1MHz。但对我当前的应用来说采样周期是毫秒级1MHz 完全够用所以这个代价完全可以接受。如果你的应用需要 10MHz 以上建议选 tPD 更小、CMTI 更高的隔离器并在 PCB 阶段就认真处理阻抗匹配。隔离方案带来的额外收益是安全。后来有一次现场接线错误从设备侧的地被误接到强电上以前这种情况大概率会从 SPI 线倒灌到主控烧毁整块控制板。现在隔离器把两侧完全断开事故只影响从设备侧主控板安然无恙返修成本低了很多。6.2 后续可以扩展的方向这套方案还有一个很好的扩展点多从设备支持。标准 MAX14431BAEE 如果只隔离一路 CS就只能带一个从设备。如果需要多从设备可以多准备几个隔离通道或者在从设备侧加一个 SPI 多路复用器主控侧只隔离开 CS 的片选逻辑由复用器决定哪个从设备占用总线。另一个扩展是把隔离电源也整合到同一块板上。现在很多隔离式 DC-DC 模块体积做得很小可以和隔离器放在同一面形成一个完整的隔离 SPI 接口小板。这样每次项目复用不需要重新设计电源部分直接把它当成一个标准外设模块接进系统就够了。如果以后要往更高端的平台迁移PIC18F46K20 的代码逻辑可以直接套到支持 SPI 的其他单片机上只需改寄存器配置隔离器对应的硬件连接几乎不用动。这套联调方法也完全通用先不接从设备量波形再加从设备跑低速最后升速长稳任何时候都能用。最后再分享一个心法做隔离通信不要把目光只盯在芯片选型上。隔离器的传播延迟、两侧电源的独立性、PCB 地平面的分隔、固件的采样沿和片选延时这五件事是一个整体任何一个环节偷懒最后都会在现场爆发出来。我这次就是一开始只关注隔离器的参数忽略了下游 CS 延时结果第一版固件频繁丢命令把延时加上之后整个系统才算真正稳定下来。希望这份记录能让你在设计隔离 SPI 链路时少走几步弯路。
阅读完成 · 觉得有帮助？
