★ FEATURED ARTICLE 简介面向参加2024年江西省大学生科技创新竞赛电子专题设计仿真设计赛项的选手与指导教师这份PDF聚焦智能巡逻机器人赛题的仿真实现与备赛要点可帮助读者理解竞赛任务、硬件组成、功能验收与提交规范。压缩包内共1个PDF文件约567KB内容围绕Proteus原理图设计、代码工程组织、系统调试及材料整理展开并给出循迹避障、超声波测距、舵机方位检测、温湿度与空气质量采集、液晶显示和串口通信等功能要求。赛题还明确机器人从巡检站出发依次前往仓库1、仓库2并返回涉及蜂鸣器提示、按键启动、停留计时、串口上报数据及强制返航指令等细节。已有651人学习适合用于赛前熟悉题型、核对任务书中的目录结构与判定规则规划STM32或51单片机方案并检查仿真工程、代码、文档和演示视频的完整性。1. 仿真设计赛的评分逻辑为什么波形跑通只值三成分每年电子专题赛的仿真设计赛道收作品总有一批文件打开全是漂亮波形增益平坦、上升沿干净、频谱整整齐齐。成绩出来这些作品却常常卡在及格线附近。原因不玄学——评分表看的不是波形好不好看而是三件事指标有没有被量化测出来、边界条件有没有交代清楚、换个人打开你的文件能不能复现同一组数。仿真设计这件事的内核是把“我觉得它能工作”变成“我能证明它在什么条件下工作、在哪个条件下先失效”。这篇笔记面向要参赛的学生队和带队老师也面向任何想用仿真替代一部分打板试错的人。从赛题指标拆解、工具选型到模拟链路与数字部分的仿真实操再到参数扫描和蒙特卡洛这类把“能跑”变成“稳”的手法中间专门留一章记录翻车现场。不追求仿真做得像教科书追求的是评审核对时挑不出漏洞。2. 把赛题指标翻译成可仿真的量拆解顺序与工具选型赛题发下来通常只有一页纸写满“输出纹波不大于 50 mV”“效率不低于 85%”“响应时间小于 10 ms”这类话。很多人拿到就打开软件画图画完发现不知道测哪里、测出来算不算过。问题出在题面给的是产品指标而仿真需要的是测试条件加观测点中间缺一次翻译。2.1 读题的三个落点指标、约束、可测点我习惯把题面拆成三张清单再看电路。第一张是指标清单每条必须补齐四个要素数值、单位、测试条件、判定方式。缺哪个就自己补哪个补的时候写清依据比如“纹波按满载、常温、输入最恶劣点测窗口取稳态 20 ms”。第二张是约束清单供电范围、可用器件库、板面积、成本上限、工作温度区间这些决定了你不能选什么方案比选什么方案更重要。第三张是可测点清单也就是仿真里真正能取到的节点电压、支路电流、积分功率凡是不能在仿真里落地的指标趁早换成等效判据。拿一道典型的电源类题目举例拆完大概长这样题面表述题面没写的条件仿真里补什么判定方式纹波 ≤ 50 mV负载大小、测量带宽、输入电压点满载 1 A、20 MHz 带宽限制、最低输入电压稳态 20 ms 窗口内交流分量峰峰值效率 ≥ 85%是满载还是额定、是否含驱动损耗满载、常温、稳态 10 个开关周期输出功率积分 / 输入功率积分响应时间 ≤ 10 ms负载跳变幅度与斜率50%→100% 阶跃、1 A/μs输出电压回到 ±2% 带内的时间相位裕度 ≥ 45°在哪个工况下测最低输入、满载环路增益 0 dB 处相位加 180°这张表填完仿真要跑哪些分析、每个分析取什么波形基本就定了。剩下的是工具问题。2.2 五类仿真工具的能力边界与选型选型上最容易犯的错是想用一个软件吃下整道题。实际做下来一条主链路加两三个补位工具最省时间。下面是常见几类工具在赛题里的真实位置能力边界比功能列表更有参考价值。工具类型擅长短板在赛题里的位置图形化电路仿真教学向器件库全、虚拟仪器直观、上手快大电路慢、脚本化弱、结果依赖工程文件版本模拟小信号、数电逻辑的快速验证通用 SPICE 类收敛稳、AC/瞬态快、支持参数步进无 MCU 模型、报告出图靠手工模拟与电源链路的主力命令行 SPICE / 脚本封装可进版本管理、可批量、可统计器件模型要自己找、学习曲线陡参数扫描、蒙特卡洛、工况矩阵MCU 联合仿真单片机加外设一起跑、能看寄存器模拟精度差、外设模型理想化数字控制、人机接口、通信时序系统级建模控制/电力电子闭环策略、带宽设计快器件级细节弱、损耗算不准控制环路、整体架构预演数字逻辑仿真时序严格、可自动比对不覆盖模拟状态机、接口协议、时序违例我的常规组合是模拟与电源部分用通用 SPICE 跑直流、AC、瞬态控制策略先在系统级工具里把环路带宽定下来单片机部分丢进 MCU 联合仿真跑外设时序最后用一段脚本把关键工况批量跑一遍做统计。每一段都有独立可交付的结果评审问哪一段都拿得出东西。2.3 工程目录与命名让评审三分钟看懂你的文件仿真文件本身也是一种交付物。评审打开压缩包如果看到十几个叫“新建文件夹”“仿真1”“最终版”的东西印象分先掉一半。我一般按分析类型分目录参数抽到单独文件里命名带模块、分析类型和工况。# 建立仿真工程骨架按分析类型分目录参数与模型单独放 mkdir -p sim/{01_dc,02_ac,03_tran,04_mc,models,report/fig} # 参数集中管理避免每个文件里手改数值 cat sim/params.inc EOF * 全局参数改这里所有分析文件引用同一份 .param VIN_NOM12 VIN_MIN9 VIN_MAX18 .param ILOAD1 R110k R23.3k C1100n .param TEMP_LIST-40 25 85 EOF # 命名规范示例模块_分析类型_工况_版本 touch sim/02_ac/buck_loop_ac_minload_v3.cir touch sim/03_tran/buck_loadstep_50to100_v3.cir这段脚本做三件事目录按分析类型切开直流、交流、瞬态、蒙特卡洛互不干扰参数抽到params.inc里统一管理改一个值全工程生效也方便在报告里注明“本组数据对应 R110k”命名带上模块、工况、版本号评审一眼能对上报告里的图。TEMP_LIST这种列表参数是为后面的温度工况矩阵准备的SPICE 里可以直接用.step temp展开。2.4 从指标到测试电路的映射步骤真正动手前还有一步把每个指标落到一张具体的测试电路上。我按五步走顺序别调。第一步定测试点。输出电压测负载两端不要测开关节点环路增益在反馈分压点注入不要把探针放在输出电容上。第二步定激励。直流扫描用电压源步进AC 分析在注入点串一个交流幅度为 1 的源瞬态分析的负载阶跃要写清上升时间1 A/μs 和 1 A/ns 得到的是两条完全不同的曲线。第三步定初始条件。电感和电容的初始电流、初始电压不设前几个周期全是启动过程纹波读数会虚高。第四步定判定阈值。纹波是峰峰值还是有效值、效率是平均还是峰值提前写死别等结果出来再挑好看的口径。第五步定记录格式。每条结论后面跟一张图、一个数据文件、一行参数缺一不可。这五步做完仿真文件还没开始画但已经知道要画什么了。反过来先画图再想测什么通常要返工两三轮时间全搭在改探针位置上。3. 模拟与电源链路的仿真实操从静态工作点到环路裕度模拟部分是仿真赛道最容易拿分也最容易丢分的地方。拿分是因为指标明确、可测性强丢分是因为很多人只跑一次瞬态看到波形形状对就交。真正能拉开差距的是直流工作点是否扫过工况、AC 分析设置是否合理、瞬态步长是否可信。3.1 直流工作点先跑对偏置、饱和与功耗三查任何模拟电路第一步永远是工作点。分压偏置的共射级、运放的输入共模、稳压管的偏置电流这些数不对后面所有波形都是假的。我固定查三样器件是否在预期区域、支路电流是否超额定、单管功耗是否超限。分压偏置有个经典坑按 β100 算好的基极电流换一批管子 β 到 300集电极电流直接翻倍管子进饱和。血泪经验是别只算一个 β 值扫一遍。用.step param把 β 从 80 扫到 300看集电极电流的变化范围再决定发射极电阻取多大。发射极电阻在这里的作用不是稳定增益是拿负反馈换工作点稳定度代价是损失一点动态范围这笔账要提前算清。功耗这一项容易被忽略。仿真里管子不会烧所以很多人不看功率。做法是在结果里加一条Vce*Ic的表达式跑最恶劣工况和器件手册的额定功耗比。留的余量我一般按 50% 起温度高的时候再放宽。3.2 AC 扫描的三条设置起始频率、每十倍频点数、探针位置AC 分析用来定带宽、相位裕度和增益平坦度。三条设置错了曲线看着像那么回事数全是错的。起始频率要低于你关心的最低频率两到三个十倍频。关心 100 Hz 的增益就从 1 Hz 开始扫不然低频段的趋势看不全。每十倍频点数决定曲线精度粗扫用 10出报告用 100如果要在某个峰附近读数把该频段单独加密到 1000。这个参数在 SPICE 里就是dec后面的数字改起来是一个字符的事但对 0 dB 穿越点的读数影响很大粗扫经常把穿越频率读偏 5% 以上。探针位置是第三个坑。测放大器增益输入探针要放在输入源之后、源内阻之前否则源内阻被算进增益里读数偏低。测环路增益在反馈网络的采样点串一个交流源测注入点两侧的比值注意这个源的直流值必须是 0否则工作点全乱。环路增益曲线拿到手找 0 dB 穿越频率读该点相位加 180° 就是相位裕度。低于 45° 就要回去改补偿别硬交。3.3 瞬态分析的步长与收敛负载阶跃怎么加才不失真瞬态分析的结果可信度八成取决于步长。开关电源类题目最大步长设到开关周期的百分之一到千分之一具体看你要看什么看纹波形状千分之一看开关瞬间的尖峰还得再密。步长给大了尖峰被抹平你以为电路很干净实际上一上电就振。负载阶跃的施加方式也要写实。用理想电流源做阶跃上升时间设成 1 ns得到的过冲一定比实际大因为真实负载的 di/dt 受走线电感限制。我一般按 1 A/μs 到 10 A/μs 设和实际测试台的电子负载斜率对齐。阶跃前后各留足够的稳态时间前段至少 10 ms 让启动过程走完后段至少 20 ms 看恢复。收敛失败是另一个高频问题。报“时间步长过小”或者“迭代次数超限”先别急着调容差。检查三处有没有悬空节点、有没有理想电压源直接并联、电感电容有没有形成纯振荡回路。这三样是收敛问题的常见来源改完还不行再动reltol和abstol从默认值放宽一个数量级试。放宽容差等于降低精度报告里要注明别让评审以为你默认设置就能跑。3.4 用脚本批量跑工况命令行 SPICE 的最小闭环单点仿真靠鼠标点就行工况矩阵必须靠脚本。下面这段是批量跑直流工作点的最小闭环思路可以套到 AC 和瞬态上。# sweep_op.py —— 批量生成网表并调用命令行 SPICE 跑工作点 import subprocess, itertools, pathlib, csv, re TEMPLATE * 分压偏置工作点扫描 .param R1{r1} R2{r2} RE{re} BETA{beta} VCC vcc 0 dc 12 RB1 vcc base {r1} RB2 base 0 {r2} RC vcc coll 1k Q1 coll base emit QNPN RE emit 0 {re} .model QNPN npn (beta{beta} is1e-14) .op .end out_rows [] outdir pathlib.Path(sim/01_dc) outdir.mkdir(parentsTrue, exist_okTrue) # 三个工况维度基极分压比、发射极电阻、管子 beta for r1, r2, re, beta in itertools.product( [47e3, 68e3], [10e3, 15e3], [100, 220], [80, 150, 300]): name fbias_r1{r1:.0f}_r2{r2:.0f}_re{re}_b{beta} net outdir / f{name}.cir net.write_text(TEMPLATE.format(r1r1, r2r2, rere, betabeta)) # -b 批处理模式输出重定向到日志避免刷屏 res subprocess.run([ngspice, -b, str(net)], capture_outputTrue, textTrue) m re.search(ric\s*\s*([\d.eE-]), res.stdout) ic float(m.group(1)) if m else float(nan) out_rows.append([r1, r2, re, beta, ic]) with open(sim/01_dc/bias_sweep.csv, w, newline) as f: csv.writer(f).writerows([[R1, R2, RE, BETA, IC]] out_rows) print(f完成 {len(out_rows)} 个工况结果写入 bias_sweep.csv)这段代码的逻辑是模板化网表加外层循环TEMPLATE里把所有会变的量写成占位符itertools.product展开成工况矩阵每个工况落一个.cir文件再独立调用求解器。独立文件的好处是每个结果都可追溯评审问某个数据点你能直接指到对应网表。-b是批处理模式跑完即退适合塞进循环。正则那行负责从日志里抠出集电极电流实际用的时候按求解器输出格式调整抠不到就返回 nan方便后面筛。参数说明r1、r2决定基极电位re决定负反馈强度beta是管子电流放大倍数。输出 csv 里每行一个工况横着看能比较同一 β 下不同偏置的稳定性竖着看能看 β 漂移对工作点的影响。跑了这 24 个点基本能在报告里画出一张“集电极电流随 β 变化”的曲线比一句“工作点稳定”有说服力得多。4. 数字与单片机部分的仿真状态机、时序与混合信号对齐数字部分在赛题里通常不占大头但翻车率不低。原因是模拟电路画错了波形会歪能看出来数字逻辑写错了仿真照样跑完只是行为不对不比对根本发现不了。4.1 先把时序画成真值表状态机的三个必查项写状态机之前先在手边画一张表输入、现态、次态、输出。表画完代码基本就是抄。三个地方必须查。复位覆盖所有状态在复位信号有效时都要能回到初态别留一个只在特定分支里才复位得到的孤儿状态。非法状态出口状态编码用几位就有可能有几个非法码每个非法码都要有明确的下一跳通常是回初态千万别写成 default 保持那样一进去就出不来。输出毛刺组合逻辑直接出输出脚状态切换瞬间会有窄脉冲示波器抓不到下游电路会被误触发输出统一打一拍寄存。这三项在仿真里的验证方式很简单跑一遍全状态遍历把非法状态强行注入看下一个时钟沿是不是回到初态输出脚和时钟沿对齐看有没有竞争。花十分钟能省后面两小时的调试。4.2 MCU 联合仿真里的联调顺序从最小系统到外设逐个接MCU 部分的仿真我按固定顺序推供电与复位、时钟、GPIO、定时器、外设、整机。每一步都要有一个可观测的输出点灯、翻转引脚、串口打印都行关键是能一眼看出这一步过没过。跳过前面直接接外设出了问题是时钟没起振还是外设配置错根本分不清只能挨个试这就是没有后悔药的调试方式。外设模型要留个心眼。仿真里的 ADC 是理想模型输入什么就转换什么实际器件的采样保持、参考源噪声、通道串扰全都没有。仿真跑通只能说明配置流程对不能说明精度够。我的做法是仿真只验证时序和流程精度指标另开一段模拟仿真单独算两边数据在报告里分开写别混成一句“系统精度满足要求”。4.3 用 testbench 代替示波器自检激励怎么写数字部分最有效的验证手段是自检 testbench激励自己产生结果自己比对跑完直接打印通过或不通过。下面这个例子验证一个 PWM 序列发生器检查启动后是否在预期周期内给出完成信号同时统计占空比。timescale 1ns/1ps module tb_pwm_seq; reg clk 1b0; reg rst_n 1b0; reg start 1b0; wire pwm, done; // 50 MHz 时钟周期 20 ns半周期 10 ns always #10 clk ~clk; pwm_seq u_dut(.clk(clk), .rst_n(rst_n), .start(start), .pwm(pwm), .done(done)); // 占空比统计只统计 done 之后的稳定区间 integer cyc 0, high 0; reg counting 1b0; always (posedge clk) begin if (counting) begin cyc cyc 1; high high (pwm ? 1 : 0); end end initial begin $dumpfile(tb_pwm_seq.vcd); $dumpvars(0, tb_pwm_seq); #100 rst_n 1b1; // 释放复位留足 5 个周期 #40 start 1b1; // 起动脉冲宽度 2 个周期 #40 start 1b0; // 超时保护200 个周期内 done 必须拉高 repeat (200) (posedge clk); if (!done) begin $display(FAIL: done 未在 200 周期内拉高); $finish; end counting 1b1; repeat (1000) (posedge clk); counting 1b0; // 占空比判据目标 30%允许 ±2% 偏差 if (high * 1000 / cyc 280 high * 1000 / cyc 320) $display(PASS: duty%0d/1000, high * 1000 / cyc); else $display(FAIL: duty%0d/1000 超出 280~320, high * 1000 / cyc); $finish; end endmodule逻辑上分三段时钟与复位激励负责把 DUT 拉到已知初态超时保护负责在功能失效时主动报错而不是让仿真一直跑到超时占空比统计负责把“看起来差不多”变成可判定的数字。counting这个标志很关键统计窗口只开在 done 之后避开启动阶段的无效波形否则算出来的占空比会被前几个周期拉偏。参数说明#10对应 50 MHz 主频如果题目要求 24 MHz改成#20.833repeat (200)是超时阈值按目标响应周期的三到五倍给占空比判据里的 280 和 320 是千分比对应 28% 到 32%改判据只动这两个数。跑完看打印PASS 就直接截图进报告FAIL 就看波形里 done 和 pwm 的关系比人工瞪着波形数周期快得多。4.4 模数混合的接口对齐电平、建立时间与地参考模拟和数字接在一起的地方是整道题最容易出隐性问题的地方。三件事要逐个核。电平3.3 V 器件驱动 5 V 输入仿真里可能因为阈值模型宽松而“能跑”实际裕度不够接口处加电平转换或者在仿真里把阈值调到手册最差值再跑一遍。建立保持时间ADC 采样时刻和 PWM 开关时刻错开别让采样落在开关噪声最大的瞬间仿真里把两个时序画在同一张图上比对错开量按开关周期的四分之一到一个整周期给。地参考模拟地和数字地在仿真里如果直接短接噪声会被理想化地吃掉实际是单点连接加一段走线电感建议在仿真里串一个小电感或几毫欧电阻看看指标劣化多少。这三项里地参考最容易被跳过因为它不影响功能只影响精度。但评审如果问“你的采样精度在数字开关噪声下还剩多少”答不上来就很难看。仿真里补一条地阻抗代价很小。5. 仿真翻车记录5 条从现象到解决的排查清单仿真跑不通的时候报错信息往往指向的不是真凶。下面五条是赛前集训里出现频率最高的按现象、原因、解决三段写遇到对得上的直接照着查。5.1 现象跑到一半报时间步长过小迭代不收敛原因通常是电路里存在不连续点或者纯振荡回路。理想开关在导通与关断之间跳变没有缓冲求解器只能把步长一路压小电感电容串成没有阻尼的环路能量不耗散数值上永远在振荡。这两种在纸面上都看不出问题。解决按顺序试给开关并联小电容或串联小电阻做缓冲容量按开关周期和电流斜率估先给个纳法级检查有没有悬空节点悬空节点的电压在数值上是不定的求解器会一直试给电感加一个毫欧级串联电阻阻尼掉纯振荡以上都不行再放宽reltol到 1e-3、abstol到 1e-9。放宽容差是最后手段报告里要注明原设置。5.2 现象仿真完美实物一上电就振荡原因基本是模型太理想。仿真里的运放没有寄生电容、走线没有电感、电源是理想电压源实际板子上这三样全有相位裕度被吃掉十几度很正常。还有一种情况是负载模型用纯电阻实际负载带容性输出端多了一个极点。解决办法是把模型往坏里做运放输出串一个几十欧电阻模拟开环输出阻抗电源加输出阻抗和内阻负载按实际的最差情况加容性。然后在最恶劣工况下重跑相位裕度如果掉到 45° 以下说明补偿本来就不够不是仿真骗了你是仿真之前太宽容。5.3 现象换台电脑重跑结果对不上原因是仿真文件里有隐式依赖模型库路径写的是绝对路径、随机数种子没固定、求解器版本不同默认容差不一样。这三种在同一个环境里永远发现不了一换机器就暴露。解决是把工程做成自包含的模型文件拷进工程目录用相对路径引用蒙特卡洛脚本里显式设随机种子报告里注明求解器名称和关键容差设置。做完了在另一台机器上完整跑一遍能复现再交。这一步花半小时能避免评审现场演示时数据对不上的尴尬。5.4 现象MCU 仿真跑通外设接上就没反应原因通常是仿真模型的行为和真实器件不一致。有些模型的寄存器默认值和手册不同有些外设模型只实现了部分功能配置位写进去但不生效仿真里看着一切正常实际芯片上完全不是这回事。解决办法是逐个外设做最小验证只初始化这一个外设只读一个寄存器把读回值打印出来和手册的复位值比对。对不上就说明模型有问题改用真实器件验证或者换模型。这一步很枯燥但比整机联调时猜谜强。5.5 现象报告里的图评审复现不出来原因是图是截的参数没记。截图上只有一条曲线没有坐标设置、没有参数值、没有对应的仿真文件评审想核对只能猜。这在评分里属于典型的可复现性失分。解决办法是每张图配三样东西对应的仿真文件路径、关键参数列表、生成该图的命令或操作步骤。我把这些写在图下面一行小字里报告读起来会啰嗦一点但任何一个数据点都能追溯到源头。翻车最惨的一次是改了参数忘了存图和数据对不上只能整组重跑。6. 参数扫描与蒙特卡洛把“能跑”变成“稳”的进阶手法标称工况下跑通只是及格线。真正让方案站得住的是回答一个问题元件有容差、温度有漂移你的指标还剩多少余量。这一步不做报告里的“满足要求”就只能算标称值成立评审一句“电阻 ±1% 呢”就能问住。做法分两层。第一层是参数扫描把关键元件逐个拉偏到容差边界看指标往哪个方向走。电阻拉 ±1%电容拉 ±5%运放增益带宽拉 ±20%每个维度单独扫先找出最敏感的那一两个元件。第二层是蒙特卡洛多个元件同时按分布随机取值跑几百次统计指标的分布和最差值。第一层告诉你哪个元件要选精度高的第二层告诉你整体良率大概多少。# mc_filter.py —— 一阶低通 运放有限带宽的蒙特卡洛评估 import numpy as np N 500 # 采样次数报告里写清 rng np.random.default_rng(20240701) # 固定种子保证可复现 # 按容差生成随机样本电阻 ±1%电容 ±5%增益带宽 ±20% r1 rng.normal(10e3, 10e3 * 0.01, N) c1 rng.normal(100e-9, 100e-9 * 0.05, N) gbw rng.normal(1e6, 1e6 * 0.20, N) # 一阶 RC 极点与运放有限带宽叠加后的等效 -3dB 频率 f_rc 1.0 / (2 * np.pi * r1 * c1) f_3db 1.0 / np.sqrt((1 / f_rc) ** 2 (1 / gbw) ** 2) mean, std f_3db.mean(), f_3db.std() lo, hi f_3db.min(), f_3db.max() # 判据-3dB 频率落在设计值 ±10% 内算合格 pass_rate np.mean(np.abs(f_3db / 1591.5 - 1) 0.10) print(f均值 {mean:.1f} Hz 标准差 {std:.1f} Hz) print(f最差区间 {lo:.1f} ~ {hi:.1f} Hz 合格率 {pass_rate:.1%})代码逻辑很直白给每个元件按容差生成正态样本代入解析模型算出等效带宽统计分布。随机种子固定任何人重跑都得到同一组数这是可复现性的底线。参数上N取 500 是精度和耗时的折中再大提升有限三个容差值按常见器件给电阻 1%、电容 5%、运放带宽 20%如果你的器件手册写的是别的数改这三个系数即可别照抄。合格率那行里 1591.5 Hz 是标称设计值换成你题目的目标频率。扫描维度标称值拉偏范围指标变化结论R110 kΩ±1%-3dB 频率 ±1%影响小普通精度够用C1100 nF±5%-3dB 频率 ∓5%主要误差源选 1% 薄膜电容运放 GBW1 MHz±20%高频段 -3dB 下移约 8%需选 GBW 富余一档的型号三者叠加—蒙特卡洛 500 次最差偏离约 11%落在 ±10% 边缘需收紧 C1这张表是仿真直接产出的判断依据比任何一段文字描述都有力。它明确告诉评审误差主要来自哪里、为什么选了贵的那颗电容、整体余量还剩多少。做方案的时候我一般都会留这一步到最后因为前面的仿真都是标称值只有这一步能把方案从“理论上成立”推到“工程上敢用”。我自己踩得最深的一次坑是偷懒只跑了标称工况报告写得漂亮评审问了句“电容 -20% 容量时相位裕度多少”现场重新跑结果掉到 38°当场没法圆。从那以后我把容差扫描当成固定动作标称波形只用来确认电路没接错真正写进结论的都是扫描后的最差值。这个习惯比多学两个工具管用。希望帮到你。本文还有配套的精品资源点击获取
阅读完成 · 觉得有帮助？
