★ FEATURED ARTICLE 简介《KiCad入门中文版》是一份面向电子设计初学者与开源硬件爱好者的中文入门教程围绕免费开源的EDA套件KiCad 5.1.8展开帮助读者从软件安装走向独立完成原理图与PCB设计。压缩包内仅含1个PDF文件大小约1.21MB便于在电脑或移动设备上随查随学。教程覆盖下载安装、工作流程与前后向注释、常用快捷键、Eeschema原理图绘制、总线连接、Pcbnew布局、Gerber生成与GerbView检查、FreeRouter自动布线以及原理图符号、元件封装制作和项目文件可移植性等环节并附在线文档与社区反馈渠道。已有6216人学习适合按章节系统入门也可作为绘制原理图、布局电路板和检查光绘输出时的操作参考。1. 拿到一块别人画的板子才想起该补 KiCad 这门课上个月帮人改一块两层控制板对方发来的工程是 KiCad 格式我本地只装过商业 EDA双击.kicad_pcb之后满屏都是红色问号。临时找资料翻到这份《KiCad 入门中文版》PDF——它对应 KiCad 5 那一代界面主线很清楚Eeschema 画原理图、Pcbnew 布板、GerbView 看光绘从下载安装一路写到自建符号、自建封装中间还夹着前后向注释和一张完整的快捷键表。对想用开源软件做 PCB、又不想啃英文手册的人来说这份中文教程把「从零到出一套能打样的 Gerber」这条路铺完了。它适合两类读者完全没碰过 EDA 的学生和转行工程师以及从商业工具迁过来、需要快速对齐 KiCad「符号与封装分离」这套逻辑的老手。下面按我实际复现的顺序拆参数和坑都按 KiCad 5 讲新版界面差异我会点出来。2. 装环境与认库三套系统下的安装落点和符号表结构2.1 先定版本再谈跟不跟得上教程这份手册的截图、菜单路径、对话框按钮全是 KiCad 5.x 的样子。如果你装最新大版本界面和菜单位置变了照着书点会找不到入口。我的建议是第一次跑通流程就装和教程同代的 5.1.x 稳定版把「原理图 → 网表 → PCB → Gerber」这条链走顺等流程熟了再上新版去用新特性。手册里专门提醒过夜间构建的风险——文件可能损坏、Gerber 可能生成错误开发分支的目标只是「尽量保持可用」不是「保证正确」。这条我吃过亏早年拿夜间版画的一块小板导出光绘时某一层莫名少了几个焊盘工厂做回来才发现。所以凡是准备下单的工程一律用稳定版重出一次 Gerber夜间版只用来试新功能。判断版本的办法很简单装完在终端敲一下# 查当前装的版本确认和教程是否同代 kicad --version # 输出形如 5.1.x 就说明和手册对得上7.x/8.x 则菜单路径要重新找参数说明--version只读不写不会动任何工程文件如果命令不存在说明装的是绿色解压版直接看程序目录里的可执行文件名。2.2 三套系统下的安装落点deb 系发行版优先用仓库里的包别一上来就加第三方源仓库版本够用是最省事的# 先看仓库里候选版本是多少再决定装不装 apt-cache policy kicad # 版本可接受就直接装主程序和文档包 sudo apt update sudo apt install kicad kicad-doc-en # 中文文档包在不同发行版里名字不一先搜再装 apt search kicad-doc逻辑说明apt-cache policy会打印「已安装」和「候选」两个版本号候选版本低于 5 就别装了去官网下预编译包更稳。kicad-doc-en是英文文档包中文包名各发行版不同用apt search过滤比猜名字靠谱。装完主程序后再装文档是为了让帮助菜单里的链接能直接跳到本地 PDF。rpm 系发行版同理只是命令换成 dnf# 安装主程序与文档 sudo dnf install kicad kicad-doc # 确认库目录是否随包一起装进来了 ls /usr/share/kicad/library | head参数说明/usr/share/kicad/library是符号库.lib/.dcm的常见落点/usr/share/kicad/footprints是封装库.kicad_mod的落点。这两个路径记不住没关系后面讲库表时会让程序自己告诉你。Windows 下安装器默认落在C:\Program Files\KiCad\库在share\kicad\librarymacOS 是拖 dmg 进应用程序目录库在应用包内部的SharedSupport下。两边都有一个共同点库跟着安装目录走一旦你移动或重装程序目录之前手工登记过的库路径就会失效。这也是后面「项目不可移植」那条坑的源头。2.3 库到底在哪全局库、项目库和两张表KiCad 的库不是「打开就能用」而是靠两张文本表登记符号表sym-lib-table和封装表fp-lib-table。全局表放在用户配置目录Linux 下是~/.config/kicad/Windows 下是%APPDATA%\kicad\项目专有表放在工程目录里。同名库在两个表里都存在时项目表优先。文件典型位置作用出错表现sym-lib-table用户配置目录登记符号库.lib的路径放符号时搜不到库fp-lib-table用户配置目录或工程目录登记封装库.pretty目录分配封装时列表为空*.lib*.dcm安装目录的 library 下符号本体与描述文件有库名但元件无描述*.pretty/安装目录的 footprints 下封装集合本质是目录封装名对不上在 Eeschema 里走首选项 → 管理符号库能看到两个选项卡全局库和项目专有库。要加一个新库选项目专有表点表下方的文件浏览按钮定位到库目录选中目标.lib加入然后把昵称改成你自己好记的短名手册里把它改成microchip_pic12mcu这种风格实际用你手上的库文件名即可。改昵称这一步别省后面在符号选择框里搜索靠的就是这个短名。加完之后值得做一次体检确认表里登记的路径没有指向已经删掉的目录# 提取符号表里所有 uri逐个检查路径是否还存在 grep -o (uri [^]* ~/.config/kicad/sym-lib-table 2/dev/null \ | sed s/(uri //; s/$// \ | while read -r p; do [ -e $p ] || echo 路径已失效: $p done逻辑说明grep -o只把(uri ...)这一段抠出来sed去掉前缀和结尾引号while read逐行test -e。参数说明路径按平台改Windows 在 Git Bash 下把~/.config/kicad换成年份对应的%APPDATA%/kicad。输出为空说明全部有效有输出就照提示回去重新指路径否则画到一半放不出符号很容易怀疑是软件坏了。3. Eeschema 实战从空工程到一张能导出网表的原理图3.1 建工程、设图纸、定网格第一件事是建工程而不是建文件。走文件 → 新建 → 项目命名时勾上「创建新目录」让.pro、.sch、.kicad_pcb都待在同一个文件夹里后面打包迁移才不丢东西。工程建好后从项目管理器点进 Eeschema先做图纸设置纸张选 A4 或 Letter标题栏里填项目名、版本、日期这些信息会印在右下角图框上出 PDF 归档时很省事。网格这一步新手最容易忽略。原理图默认网格偏大元件引脚对不齐连线就会「看着连上了、ERC 却报未连接」。手册给的建议是原理图用 50.0 mil 网格我的习惯是画符号和连线时保持 50 mil只有在放文字标注时才临时切到 25 mil。切换方式是右键 → 网格或者用网格下拉框。判断有没有对齐有个笨办法把鼠标悬停到引脚末端如果高亮的是那个小圆圈而不是线段说明你抓的是电气连接点。3.2 放符号、改值、旋转和删除的按键约定Eeschema 的效率全在键盘上。手册列了一整套操作我把它压成一张表照着按几遍就成肌肉记忆操作按键说明添加符号a光标位置弹出符号选择框可直接输库名过滤旋转r不用先选中鼠标悬停即可沿 X / Y 翻转x/y镜像引脚方向时用比如让引脚朝右复制c复制已放置的元件含当前值抓取移动g移动元件并保持已连的线不断移动m只挪位置线不跟随适合挪标签编辑属性e打开完整属性窗口含封装字段编辑值v只改 Value最快删除Delete悬停后按不需要先点选这里有个反直觉的点移动元件要用g不要用m。手册特别强调过g抓取会把已连接的导线一起拖着走m移动只挪器件本体线留在原地于是你看到的是「元件跑了、线还在」ERC 立刻报一堆未连接。我刚开始画的时候就栽在这上面一块板上十几个网络全断只能一个个重连。改值也别改错字段。电阻放下来默认显示R?和RR?是位号R是值。手册专门提示「不要改参考字段」位号留到批量注释时自动编号。改值走v把R换成1k或100确定即可。3.3 电源端口、总线与连线的三个细节电源符号不是装饰它是全局网络标签。放VCC和GND用p从电源库里选。同一个工程里所有叫VCC的符号在网表里是同一个网络所以千万不要用VCC给某一路单独供电又不做隔离那会短路。要区分就自己建VCC_3V3、VCC_5V这种独立名字。电源引脚还有个坑如果一个网络上只有电源符号、没有任何「驱动源」ERC 会报「电源引脚未驱动」。标准做法是在供电入口处放一个PWR_FLAG符号告诉检查器这个网络是有来源的。这不是玄学是 KiCad 的规则设计。总线用于成组信号。放总线用工具栏里紧挨着「放置导线」下面那个粗线按钮命名成D[0..7]这种带方括号的范围写法然后从总线引出的单根线要命名为D0、D1。总线本身不产生电气连接它只是把一组同名前缀的线在图上收拢真正连通的还是每根线的标签。手册提醒过别把总线按钮和导线按钮点混两者图标相邻粗细差一点点错之后画出来的线连不上任何东西。连线时双击结束当前线单击一次产生拐角。连VCC符号要点它底部连GND要点它顶部中间点偏了就是「视觉上连着、网表里没连」。3.4 快捷键和热键是两套东西这是 KiCad 里少见的、文档专门开一节解释的概念。快捷键accelerator等价于点菜单按下之后进入命令模式光标变了但要等你左键单击才真正执行适合「我先准备好、再决定放哪」。热键hotkey等价于快捷键加一次左键按下即刻在当前光标位置执行。手册的例子很典型加导线用ShiftW是快捷键要再点一下才开始画直接按w是热键线立刻从光标处出来。查看和改键的入口是帮助 → 列出热键或CtrlF1改键走首选项 → 热键选项那里还能把整套键位导出成文件换机器时导入省得重新配。我的习惯是每台开发机都导出一份键位文件放工程目录里换电脑五分钟恢复手感。3.5 出图前先跑 ERC 和网表原理图画完别急着往 PCB 推。先检查 → 电气规则检查把「引脚未连接」「输出对输出」「电源未驱动」这几类清掉。ERC 的报错位置会直接跳到图上右键可以加「忽略」标记但忽略要有理由不能为了消红点全忽略。然后是生成网表。工具 → 生成网表格式选默认的.net输出到工程目录。网表是原理图和 PCB 之间唯一的数据契约PCB 那边导入的就是它。网表里能看到每个网络的连接关系和每个元件被指定的封装名如果某个元件的封装字段是空的网表里就是空值导入 PCB 时会报错——这个字段在哪里填下一章开头讲。4. Pcbnew 与出图封装分配、布线、Gerber 和自动布线的边界4.1 前向注释把原理图推进 PCBKiCad 最独特的设计是符号和封装分离原理图里放的是电气符号封装要另外指定。手册把这个叫「仅在创建原理图后才会为元件分配封装」。分配入口有两个一个是符号属性里的 Footprint 字段按e打开另一个是独立的封装分配器。小工程我直接在每个符号属性里填大工程用分配器批量过一遍更快。指定完封装回到 Pcbnew走工具 → 从原理图更新 PCB快捷键F8。第一次是全量导入之后每次改原理图再按一次就是增量同步。这里有个必须建立的观念前向注释是单向的、以原理图为准的。在 PCB 里手工删掉的元件下一次同步会被加回来在 PCB 里改的位号同步时可能被原理图覆盖。4.2 板框、叠层和设计规则要先立住导入元件之前或之后都行但一定要在布线之前把板框画好。板框画在Edge.Cuts层用直线或圆弧围成闭合轮廓。不闭合的板框在 3D 查看和部分工厂的拼板脚本里会出问题。叠层在设置 → 层设置里配。两层板就是F.Cu加B.Cu四层板中间加电源层和地层。手册提到 KiCad 支持到 32 个铜层但绝大多数入门项目用不到。设计规则决定了后面 DRC 的判据也决定了自动布线器能布出什么。走设置 → 设计规则至少要填三项最小线宽、最小间距、过孔尺寸。下面这组是两层板打样厂普遍能做的保守值可以直接抄参数保守取值说明最小线宽6 mil (0.15 mm)信号线常用 8–10 mil最小间距6 mil (0.15 mm)与线宽同量级最省心过孔孔径 / 外径0.3 mm / 0.6 mm再小要看工厂工艺电源线宽20 mil 起按电流估1 A 大约 20–30 mil板厚1.6 mm常规值阻抗设计才需要改改完规则记得同步到网络类Net Classes否则新加的线还是按默认值走。4.3 布线的顺序比布线本身更重要我的顺序固定先电源和地再时钟与复位这类敏感网络然后一般信号最后覆铜。电源先走的好处是宽度够、路径短后面信号绕线时有明确的「墙」可以避。地先用粗线或直接靠覆铜连最后在覆铜上补缝合过孔。覆铜放在布线之后是因为覆铜会填满剩余空间先覆铜再布线你会不断被已存在的铜皮挡住。覆铜完一定要看孤岛编辑 → 删除孤立铜皮之类的清理动作要做否则厂家做出来会有一块悬空的铜既不解地也不屏蔽。手册里没细讲这段但这是实际下单前必须过的一步。4.4 Gerber 和钻孔文件层表、格式、原点出图走文件 → 绘制。Gerber 格式选 4.6、单位 mm这是现在工厂的默认接受格式。层要勾全少一层就得返工重出。常用层表如下层内容漏掉的后果F.Cu/B.Cu顶层/底层走线板子直接没有铜F.SilkS/B.SilkS丝印位号消失贴片没法核对F.Mask/B.Mask阻焊开窗焊盘被盖住焊不上Edge.Cuts板框工厂不知道从哪切钻孔文件ExcellonPTH/NPTH 分开孔位缺失或镀铜孔当非镀铜原点必须设。走文件 → 绘制之前先在放置 → 钻孔/放置文件原点里把原点定在板框左下角然后所有输出都以这个点为基准。原点不设不同层之间的偏移就会漂GerbView 里看是叠合的工厂 CAM 一读就错位。4.5 GerbView 复核不要相信「看起来对」出完图用 GerbView 打开整套文件逐层加载做三件事。第一看钻孔和焊盘是否同心偏了就是原点或格式问题。第二看丝印有没有压在焊盘上压了会导致贴片偏移工厂通常会让你改。第三看板框是否闭合、板内有没有多余的线跑到框外。这三条过完再打包发工厂。4.6 后向注释与 FreeRouter 的适用边界后向注释是把 PCB 上的改动推回原理图典型场景是门交换和引脚交换一个封装里有几个功能相同的门布局时为了走线短把 A 门和 B 门对调功能不变但引脚变了这时需要把这个选择同步回原理图否则原理图和实物对不上。操作在 Pcbnew 里走工具 → 从 PCB 更新原理图。风险很实在——它会改你的原理图文件所以做之前先提交一次版本控制改坏了能回退。FreeRouter 是集成进来的自动布线器跑之前要先装 Java 环境。它的能力边界很清楚连接器多、走线规则宽松的低速数字板用它把大量点对点连接先铺出来再手工修能省时间阻抗控制、差分对、射频、开关电源的功率回路一律手工。用之前必须先把设计规则设好并把关键网络锁定否则它会用最小线宽把电源网络布得细细一条跑完 DRC 一片红。我见过有人直接对整板按自动布线然后下单回来发现电源走线载流不够这就是把工具当黑匣子的代价。5. 避坑与排查五个让板子返工的翻车点5.1 改完原理图PCB 里多出一堆未连接现象原理图加了个电阻、改了两个网络名回 Pcbnew 同步后原来好好的走线断了一片飞线到处飘。原因前向注释按位号和网络名做匹配。改了位号、删了又重加、或者网络名大小写变了同步时就认成「旧元件删除 新元件添加」原来连到旧元件上的线自然全断。另一个常见原因是只做了增量同步却没有先保存原理图。解决改原理图之前先在 Pcbnew 里保存并提交一次改动集中在一次同步里完成不要改一点同步一点如果已经断了用编辑 → 撤销回退到同步前或者接受重连。养成习惯同步前看一眼 Eeschema 标题栏有没有未保存标记。5.2 符号放下去引脚全是灰的连不上线现象符号能放但引脚端点没有小圆圈导线拉过去不吸附ERC 报「引脚未连接」。原因两种可能。一是符号本身的引脚类型没定义画符号时把电气类型留成了未定义二是符号的引脚端点不在网格上你连的位置差了几 mil。手册里反复强调 50 mil 网格就是为了这个。解决先放大到最大看引脚末端有没有那个圆圈没有就回库编辑器检查引脚电气类型改成 Passive/Input/Output 之类。有圆圈但连不上切回 50 mil 网格重新放符号或者用g抓取微调。5.3 Gerber 打开少一层或者层与层错位现象GerbView 里加载完发现没有阻焊层或者钻孔和焊盘错开半个焊盘的距离。原因少层是绘制对话框里那一层没勾错位是原点没统一不同层用了不同的输出原点或者单位一个用 inch 一个用 mm。解决绘制前把所有层的输出参数在同一个对话框里一次设完单位统一 mm、格式统一 4.6、原点统一用钻孔/放置原点出完在 GerbView 里逐层开确认叠合再打包。5.4 自动布线跑完DRC 报几百条现象FreeRouter 跑得挺快回来 DRC 一跑间距违规、线宽不足、过孔太密红成一片。原因设计规则没设或设了没生效自动布线器按默认的最小值走关键网络没锁定被当成普通信号处理。解决跑之前先把线宽、间距、过孔规则填好并应用到网络类把电源、地、时钟网络锁定并预设线宽跑完只把自动布线的结果当草稿手工重布关键网络再跑 DRC 直到清零。5.5 换台机器打开工程封装全丢了现象工程在自己电脑上好好的拷给同事或者换台机器一打开满屏「封装未找到」PCB 上的器件变成空框。原因库路径写的是绝对路径指向你本机的安装目录或者用了自己建的库但只把工程文件拷走没带上.pretty目录和库表。解决自建库放在工程目录内用相对路径登记迁移时把工程目录、.pretty目录、sym-lib-table/fp-lib-table一起打包。下面这段可以放在每次交付前跑一遍# 交付前自检工程文件是否齐全是否残留绝对路径 projboard_demo for f in $proj.pro $proj.sch $proj.kicad_pcb $proj.net; do [ -f $f ] echo OK $f || echo 缺失 $f done # 检查工程文件里有没有指向本机用户目录的绝对路径 grep -nE (/home/|/Users/|[A-Za-z]:\\\\) $proj.pro echo 存在绝对路径需改为相对路径 || echo 路径检查通过逻辑说明前半段逐个test -f确认四个核心文件在后半段用正则匹配三类绝对路径特征。参数说明proj换成你的工程名Windows 下在 Git Bash 里跑反斜杠要按上面写双份。输出里只要出现一行路径就回去把库表里的uri改成相对工程目录的写法。6. 进阶自建符号与封装以及一份出厂前的自检习惯手册后半段讲的自建符号和自建封装是我认为这份文档最值钱的部分因为它把「库」这件事从「用别人的」变成「自己能造」。画符号的关键不是画得像是引脚对齐 100 mil 栅格、电气类型填对、位号前缀定好画封装的关键不是好看是焊盘尺寸照数据手册的推荐值来长宽各留 0.2–0.3 mm 余量1:1 打印出来拿卡尺量一遍再入库。这两件事做一次后面所有项目都受益。工程可移植性我现在的做法是自建库一律放工程目录下的lib/和fp/库表用相对路径登记交付前跑一遍上一章那段自检脚本。版本控制只提交源文件Gerber 和钻孔文件单独打成一个带日期的压缩包不混在仓库里避免二进制文件把 diff 撑爆。出厂前的自检清单我贴在显示器边上每次下单前逐条打勾检查项通过标准ERC无未连接、无电源未驱动DRC间距、线宽、过孔全部清零板框Edge.Cuts闭合无框外走线丝印不压焊盘位号方向一致覆铜无孤岛缝合过孔已补Gerber层齐全原点统一GerbView 叠合无误工程包自检脚本全 OK无绝对路径最后说个教训。有一年赶进度原理图改完直接同步、自动布线、出 Gerber一路没跑 DRC板子回来发现两个网络被自动布线器连到了一起飞线一根根割。从那以后我每次出图前都强制走一遍「ERC → DRC → GerbView 三层核对」一步不落哪怕只是改了一个电阻值。这份中文手册的价值也在这儿它把流程拆得足够细细到你能照着它建立自己的检查习惯而不是背菜单。希望帮到你。本文还有配套的精品资源点击获取
阅读完成 · 觉得有帮助？
