★ FEATURED ARTICLE 1. 过冲到底是什么从波形到物理本质干硬件这行十几年我见过太多人拿到波形第一反应就是“过冲了串个电阻”然后改完发现没变化或者过冲下去了、上升沿塌了、时序全乱。信号过冲这个事儿表面看只是波形尖了一下背后牵扯的是传输线理论、寄生参数、器件输出特性和测量方法四件事的叠加。想真正把它按住得先把“它是什么、它从哪来、它到底会伤到谁”这三件事捋清楚光靠试参数是碰运气。这篇内容我打算按一条完整的工程链路来讲先明确过冲的物理本质和危害边界再顺着驱动端到负载端逐段找原因然后给出从低成本到高成本的一整套手段最后落到实测、仿真和批量验证的完整流程。刚入行的朋友能照着抄步骤做了几年的人可以重点看成因拆解和排查表那两段——那里面的坑基本都是我用改板次数换来的。我先把结论摆前面过冲的本质是能量没能被及时吸收。驱动端把能量推出去到了负载端发现阻抗对不上一部分能量反射回来反射波和入射波在某个位置叠加电压就冲到了稳态值以上。所以处理过冲要么让能量反射得少一点匹配阻抗要么让能量慢点推出去降边沿速率要么让反射回来的能量就地消化掉端接吸收。所有方法都逃不出这三条路。1.1 过冲、下冲、振铃和单调性先把术语掰扯清楚工程上说“波形不对”其实混着好几种现象混着说就会用错药。过冲Overshoot信号第一次冲到目标稳态电平之上超出部分与稳态幅度之比就是过冲量通常用百分比表示。3.3V 电平冲到 4.2V过冲量约 27%。下冲Undershoot过冲之后往回掉掉到稳态电平以下的部分。低电平信号同样会有下冲很多人只盯着高电平那一下其实地电平以下的下冲更容易触发芯片的 ESD 结构。振铃Ringing过冲和下冲反复几次、幅度逐渐衰减的整个过程。它的频率基本由系统的寄生 LC 决定衰减速度由损耗和阻抗匹配程度决定。单调性Monotonicity边沿在到达阈值之前不允许回退。时钟、复位、使能、DDR 的 DQ 这类信号对单调性要求很严一次回退就可能被当成两个边沿采到错误数据。这四个现象经常同时出现但处理优先级不一样。振铃频率能反推寄生参数过冲幅度能反推反射系数单调性破坏则是直接的功能风险。我一般的习惯是先看振铃周期因为它是最“诚实”的信息——周期告诉你回路的电感电容乘积据此能判断问题是在走线上、在端接上还是在探头上。举个例子实测振铃周期 4ns那频率是 250MHz假如判断电感是走线的 20nH那么 C 1/((2πf)²L) ≈ 20pF这个量级基本就是探头电容加上负载引脚电容说明很可能是测量引入的。但如果算出来 C 只有 2pF那大概率是走线本身的结构电容得动板子。1.2 过冲真正伤人的地方在哪不少人觉得过冲只要没到器件的绝对最大额定值就没事这个想法在实验室里通常成立在量产里迟早出事。第一层是器件的输入结构。绝大多数 CMOS 输入都有到电源和到地的 ESD 二极管。稳态 3.3V 的系统输入耐压一般是 VDD0.3V 左右也就是说高电平过冲超过 3.6V二极管就开始正向导通了。偶尔导一次没事但如果是 100MHz 时钟、占空比 50%每秒导通五千万次二极管反复承受浪涌电流长期会退化表现为漏电变大、输入阈值漂移。批量产品返修率高追到最后是时钟过冲把输入结构慢慢磨坏了这种事我遇到过两次。第二层是时序。过冲意味着信号在阈值附近停留的时间变短看起来是好事但振铃意味着信号在阈值附近来回穿越。接收端判定逻辑电平的那一刻如果信号还在振铃判定结果就带有随机性。DDR 这类源同步接口眼图会因为振铃直接收窄时序裕量被吃掉高温低压制程角下就挂了。第三层是电磁兼容。过冲和振铃的边沿含有大量高频成分这些成分会通过走线、排线、机箱缝隙辐射出去。很多产品在辐射发射测试上超标改端接比加屏蔽罩成本低得多。第四层是功率器件。开关电源的开关节点、电机驱动的栅极、继电器线圈这些地方的过冲是另一套逻辑——它们是能量突变的产物过冲尖峰直接顶在器件耐压上长期工作在耐压 80% 以上的器件失效概率会明显上升。所以判断“这个过冲要不要处理”我的经验是三条线同时看超过器件绝对最大额定值的 80% 必须处理在阈值附近引起多次穿越必须处理导致辐射或传导测试超标的必须处理。三条都不碰可以先记录、观察别急着动板子。2. 过冲的成因沿着信号路径一段一段查我把过冲成因分成四类按出现频率从高到低排阻抗失配反射、寄生参数与回流路径、驱动特性与拓扑结构、电源地噪声与测量误差。这四类的处理手段完全不同所以定位比动手重要。先分清楚是哪一类再决定用哪种药比盲目串电阻效率高十倍。2.1 阻抗失配与反射九成过冲的源头这是最经典的机制也是必须理解透的一个。信号沿传输线传播走到末端如果负载阻抗 Z_L 和走线特征阻抗 Z_0 不相等就会发生反射反射系数ρ (Z_L − Z_0) / (Z_L Z_0)负载开路时 Z_L 趋于无穷ρ ≈ 1反射波和入射波同相叠加末端电压变成入射幅度的两倍。这就是为什么一个理想阶跃信号打在完全开路的传输线末端理论过冲可以是 100%。实际中驱动器有内阻、负载有电容、走线有损耗所以看到的过冲通常在 20%~60% 之间。源端的反射同样重要。驱动器的输出阻抗一般只有十几到几十欧姆远小于 50Ω源端反射系数是负的反射波回来会在源端再次反射形成多次往返这就是振铃的来源。所以过冲看负载端阻抗振铃看两端阻抗两者不是一回事。那么什么时候需要考虑传输线效应业内常用判据是走线延时和上升时间的关系。保守一点用l_crit ≈ v × t_r / 6其中 v 是信号在介质中的传播速度。FR4 内层带状线介电常数约 4.2v ≈ c/√εr ≈ 15cm/ns表层微带线因为一半在空气里等效介电常数低一些约 14cm/ns。取 t_r 1ns算下来临界长度约 2.5cm。这是个保守值工程上也有人用 t_r/2 做判据那临界长度就是 7.5cm。我自己的做法是上升时间小于 1ns 的信号走线超过 3cm 就按传输线对待上升时间 1~3ns 的超过 8cm 再严格对待。低于这个长度反射还没来得及形成完整往返信号就已经建立完成了加端接反而拖慢边沿。2.2 寄生电感与回流路径看不见的过冲来源这一类最容易被忽略因为它不体现在原理图上只体现在 PCB 的铜箔形状里。回流路径不连续是第一大来源。信号从驱动端流向负载端回流电流必须沿最小阻抗路径返回。如果参考平面被一条槽、一个连接器开孔、一块去耦电容密集区分割回流被迫绕行环路面积瞬间变大电感跟着变大。这个电感在 di/dt 很大的边沿上产生压降叠加在信号上就成了过冲尖峰。我见过一块板子时钟线从地平面一条 2mm 宽的槽上方穿过过冲 40%把线挪开 5mm过冲降到 12%什么都没加。过孔 stub是第二大来源。信号从表层换到内层如果过孔在目标层之后还有一段没用的铜柱这段 stub 就是一个开路支节在特定频率上产生谐振典型表现是过冲幅度随信号频率跳变。低速信号不明显几百 MHz 以上就开始作妖。处理方式是背钻把多余的铜柱钻掉或者干脆把走线层安排在最靠近底层的位置。封装和引脚电感是第三大来源。芯片引脚、焊球、键合线加起来几 nH 是常态。在 1A/ns 的电流变化率下5nH 就能产生 5V 的压降。功率器件的开关节点过冲基本是这个机制主导跟走线阻抗关系不大。去耦电容的 ESL也算这一类。电容本身的等效串联电感让它在高频段失去去耦能力电源平面在高频下的阻抗反而上升形成反谐振峰。开关瞬间的电流需求得不到满足电源电压跌落驱动器输出跟着抖过冲就出来了。2.3 驱动能力、边沿速率与拓扑结构同一颗芯片驱动强度设成 8mA 和 4mA波形能差出一倍。驱动能力强意味着输出级 MOS 管的导通电阻小、充电电流大边沿就陡。边沿越陡di/dt 和 dv/dt 越大寄生参数的影响被放大得越厉害。很多工程师默认用最大驱动强度“保险”实际上这是在给自己制造过冲。驱动强度只要满足时序和负载要求就够了多出来的都是负担。边沿速率和过冲的关系可以用一个直观的类比推一辆车匀速走到终点很容易停住猛推一把再撒手车会撞墙再弹回来。信号也一样边沿越陡反射能量越集中越容易在末端叠加。拓扑结构的问题在多点连接上特别明显。一个驱动器带三个负载如果采用星形拓扑中心节点就是三路传输线的交汇点阻抗在这里发生突变反射在这一个点上产生三份。改成菊花链让信号依次穿过每个负载反射点虽然多但每个点的失配量小整体波形反而更干净。这也是为什么 DDR 的地址命令总线强烈推荐菊花链或者 fly-by 拓扑。还有一类容易被忽略的负载侧的容性过大。多个器件的输入电容并联在一条线上容性负载把末端阻抗拉到很低反射系数变成负值表现出来反而是下冲和边沿塌陷。这时候该做的不是加端接而是减少负载数量或者改用缓冲器。2.4 电源地噪声与测量误差别把假象当故障有一类“过冲”根本不存在于电路里只存在于示波器屏幕上。探头接地线太长是最常见的元凶。标准探头那根带鳄鱼夹的地线大概 10cm按 1nH/mm 估算电感约 100nH。探头本身输入电容约 10pF两者构成 LC 回路f 1 / (2π√(LC)) 1 / (2π√(100nH × 10pF)) ≈ 159MHz也就是说一个理想方波经过这根地线屏幕上看就会在 159MHz 附近出现明显振铃幅度能到 30% 以上。换用弹簧地环把地线缩短到 5mm 以内同样的点测出来过冲直接消失这种案例我每年都能碰到好几次。探头带宽不足会造成另一种假象。信号的真实上升时间是 0.5ns探头带宽只有 500MHz测出来的边沿被拉宽过冲被平滑掉你以为没问题其实问题在板上。反过来带宽过高的探头配上长地线会把不存在的振铃放大给你看。差分探头的共模抑制也有讲究。测差分信号时如果共模抑制比不够共模噪声会混进差模波形看起来像过冲。还有一种情况是示波器采样率和波形捕获率不够单次触发抓到的恰好是一个极端样本。电源地噪声是真实存在但容易被误判的。板子上大电流器件动作时地平面局部电位抬升单端探头以地为参考测量测出来的信号包含了地弹的成分。这时候要区分是信号本身过冲还是地弹方法是用两个探头同时测信号和附近的参考地做数学相减。3. 解决办法从最便宜的手段往上加处理过冲的手段按成本排序永远是先动软件配置再动无源的端接最后才动板子和拓扑。能靠改寄存器解决的绝不去焊电阻能靠贴片电阻解决的绝不改板。这一节把手段按这个顺序讲每个都给取值逻辑。3.1 端接匹配五件套选型比参数更重要端接的核心目的只有一个让信号看到的阻抗尽量接近走线特征阻抗把反射能量就地转化成热。五种常见形式的对比如下。端接形式连接方式优点缺点适用场景串联源端匹配驱动器输出串电阻无静态功耗、成本极低边沿变慢、只适合点对点单负载时钟、片选、复位并联到地负载端对地接电阻吸收彻底、边沿不受影响静态功耗大、拉低高电平短走线、低功耗要求不高并联到电源负载端对电源接电阻提升高电平驱动能力静态功耗大需要加强高电平的场合戴维南分压两个电阻分别到电源和地兼顾上下拉、功耗可控有静态电流、占面积总线、多点负载RC 端接电阻串电容后对地直流不耗电、交流匹配有 RC 时间常数、需选电容时钟、高频但要求低功耗二极管钳位肖特基对电源和地只削尖峰、不影响边沿不改善匹配、引入结电容保护性措施、接口防护选型上我的判断顺序是先看是不是点对点。是点对点优先串联源端匹配一颗 0201 电阻解决成本几分钱不耗静态电流边沿慢一点通常可以接受。是多点总线优先考虑菊花链加戴维南或者并联端接。是时钟或者对边沿要求苛刻的信号考虑 RC 端接或者降低驱动强度。注意端接电阻必须放在它该在的位置。串联电阻离驱动器引脚越近越好经验值是控制在上升沿空间长度的十分之一以内。1ns 上升沿对应的空间长度约 15cm十分之一就是 1.5cm。你把电阻放在走线中间它挡不住源端反射还可能自己变成一个新的反射点。3.2 参数怎么算串阻、并阻、RC 的取值过程串联源端匹配的取值逻辑是让源端总阻抗等于走线特征阻抗R_s Z_0 − R_out其中 R_out 是驱动器输出阻抗。R_out 一般在数据手册里给的是典型值实测方法是用一个已知负载测输出高电平和低电平的压差除以电流或者直接查 IBIS 模型里的 IV 曲线。以常见的 3.3V CMOS 驱动器为例输出阻抗典型 15~25Ω走线 50Ω那 R_s 应该取 25~35Ω实际选 33Ω 最常见。取完值之后要复核两件事一是边沿变慢后上升时间是否还满足时序要求二是电阻上的功耗。33Ω 电阻在 3.3V、50% 占空比下动态功耗很小0402 封装绰绰有余。并联端接取值就是 R Z_050Ω 走线接 50Ω 到地。要算清楚功耗3.3V 高电平下稳态电流 66mA功耗 218mW一颗 0402 电阻的额定功率通常是 62.5mW 或者 100mW扛不住必须用 0805 或者更大。低电平输出时驱动器还要额外灌 66mA 电流很多驱动器的灌电流能力没这么大这时候不能简单并联到地。戴维南端接要同时满足两个条件并联等效阻抗等于 Z_0空载分压点等于接收端的开关阈值通常是 VDD/2。两个方程解两个未知数R1 ∥ R2 Z_0R2 / (R1 R2) × VDD V_th3.3V 系统、阈值 1.65V、Z_0 50Ω解出来 R1 R2 100Ω。功耗上空载时静态电流 3.3V / 100Ω 33mA比并联到地小一半但仍然是持续消耗。RC 端接的电阻通常取接近 Z_0 的值电容的选择要满足两个约束一是 RC 时间常数远小于信号周期保证电容在一个周期内能充满放完不积累直流偏置二是电容的容抗在信号最高频率处足够小。经验取值是 R 50Ω、C 100pF~1nF时间常数 5~50ns对 100MHz 以下的时钟够用。C 太小吸收不了低频成分C 太大会在低频段形成明显的容性负载。二极管钳位不参与匹配只做保护。选型看两点结电容要小于信号线的总容性预算反向恢复时间要短。肖特基的结电容通常在几 pF 量级对几百 MHz 以下的信号影响可以接受再高就得慎重。钳位电压要算清楚正向压降加上电源电压不能超过器件耐压。3.3 降低驱动强度与压摆率零成本的软件手段很多芯片的 IO 支持驱动强度和压摆率配置这个手段的价值被严重低估。驱动强度从 8mA 降到 4mA输出阻抗大约翻倍边沿变缓过冲能降 10%~20%代价是上升时间增加需要重新核算建立保持时间。关键是要算清楚时序余量还剩多少不能一拍脑袋降两档。压摆率配置更直接有些器件直接把输出级分成快慢两档慢档的 dv/dt 只有快档的三分之一。对于复位、使能、中断这类对边沿不敏感的信号无脑用慢档是最优解。这里有个坑要说清楚驱动强度和压摆率是芯片厂商在特定负载下标定的你的实际负载和标定条件不一样效果会打折。曾经有个项目手册说降到 4mA 档能解决问题实测只降了 5%最后发现是因为负载端挂了三个器件容性太大驱动强度的影响被稀释了。这种情况只能靠端接或者减少负载。3.4 走线、层叠与拓扑从源头消灭反射前面说过反射来自阻抗失配。如果能保证走线阻抗全程一致、参考平面完整、拓扑简洁过冲自然就小。这是最治本但成本最高的手段一般在设计阶段就要定下来。阻抗控制的做法是先确定层叠再根据层叠算线宽。微带线的近似公式Z_0 ≈ 87 / √(εr 1.41) × ln(5.98h / (0.8w t))其中 h 是介质厚度w 是线宽t 是铜厚单位都是 mil。FR4 的 εr 取 4.2h 取 5milt 取 1.4mil1oz 铜算出 50Ω 需要的线宽大约 8.5mil。实际做的时候让板厂按阻抗要求反推线宽更靠谱因为 εr 和铜厚都有公差。参考平面完整比阻抗数值更重要。走线换层时旁边要打回流地过孔至少一个最好两个对称布置。走线不要跨平面分割如果实在避不开就在跨分割处放一颗 0.1µF 电容做桥接虽然效果比不上完整平面但比什么都不做强。拓扑简化的原则能用点对点就不用总线能用菊花链就不用星形能用缓冲器就不用长距离直接驱动。分支长度要控制一个分支的 stub 长度超过上升沿空间长度的四分之一就得考虑端接或者去掉分支。3.5 电源与地去耦和平面处理电源噪声引起的过冲端接是治不好的得从供电网络上做文章。去耦电容的选取要覆盖整个频段。大电容负责低频小电容负责高频中间靠容值搭配填补反谐振谷。实际布局里小电容要离引脚最近大电容可以稍远因为小电容的 ESL 更小对高频更有效。多个相同容值的电容并联时要小心反谐振容值拉开 10 倍以上比较安全。平面电容也是个手段电源平面和地平面之间距离做薄天然形成高频去耦。但要注意平面谐振尤其在板子尺寸接近半波长的时候某些位置会形成驻波。处理方式是在板边加一圈缝合电容或者用损耗性的材料做边缘。对于功率级的过冲比如开关电源的开关节点处理思路完全不同缩短功率回路面积、加 RC 吸收、选低 Qg 的管子、调整栅极电阻。栅极电阻是最直接的调节手段增大电阻能降低 dv/dt过冲下降代价是开关损耗上升。这个取舍要算发热账不能只看波形。4. 实操全流程测量、仿真、改板、验证前面讲的是原理和手段这一节讲流程。我处理过冲固定走五步测准、定位、仿真验证、改一版、批量复核。顺序不能乱跳过任何一步都可能白改一次板。4.1 先把测量做对示波器和探头的坑测量是后面所有判断的基础测错了等于白干。带宽选择探头的带宽应该覆盖信号的最高有效频率。按 0.35/t_r 估算0.5ns 上升沿对应的带宽是 700MHz为了测准过冲幅度带宽至少要 2GHz。经验法则是探头带宽是信号带宽的 3~5 倍低于 3 倍测出来的波形已经被平滑了。接地方式弹簧地环是必须的鳄鱼夹只在测 10MHz 以下信号时勉强能用。弹簧地环的使用方法是从探头前端拆掉钩子装上弹簧按压在信号过孔旁边的地过孔上接触距离控制在 2mm 以内。这个动作看起来小题大做但它能消除掉一半以上的“假过冲”。触发和采集用单次触发抓上电瞬间的波形用余辉模式看批量一致性用高分辨率模式降噪。如果信号有周期性且稳定用平均模式能把随机噪声压下去但要注意平均会掩盖掉偶发的极端值判断最坏情况时不能用。测量位置这一点经常被忽略。要在接收端引脚处测而不是在驱动端或者走线中间。驱动端看到的是源端波形反射还没形成走线中间看到的是入射波和反射波的叠加态幅度取决于位置。只有在最远的接收端才代表最坏情况。记录的时候我会同时记三组数据无负载、典型负载、最大负载。很多过冲只在最大负载下出现因为容性把阻抗拉得更低反射系数变化了。4.2 预仿真没有板子也能把过冲算出来改板前先仿真能省掉至少一轮打样。模型准备驱动器要 IBIS 模型接收端要 IBIS 或者简化为电容走线用有损传输线模型参数包括特征阻抗、传播延时、单位长度损耗。IBIS 模型里最关键的是 IV 曲线和 V-t 曲线前者决定输出阻抗后者决定边沿形状。搭建拓扑按实际走线长度和层叠搭。有个偷懒的做法是把走线简化成理想传输线加一个集中电容代表负载精度会差一些但对判断“要不要加端接、加多大”够用了。扫描参数把串阻从 0 扫到 68Ω步进 10Ω看末端波形的过冲和上升时间变化。我一般会输出一个表格列出每个阻值下的过冲百分比、上升时间、单调性是否满足然后综合选一个。仿真结果不会和实测完全一致但趋势是对的能排除掉明显不合适的值。仿真里还要扫工艺角驱动器强/弱、温度高/低、电压 ±5%。过冲最坏的情况往往出现在驱动器最强、温度最低、电压最高的组合上因为这时候输出阻抗最小、边沿最陡。4.3 一次完整的调参过程说个具体的某块板上一个 3.3V 的同步接口时钟频率 100MHz走线长度实测 8.5cm表层微带特征阻抗 50Ω。实测接收端过冲 1.6V稳态高电平 3.3V峰值 4.9V已经超过接收器件 3.6V 的输入耐压必须处理。第一步定位。先用弹簧地环重测过冲降到 4.4V说明有 0.5V 是测量引入的真实过冲约 33%。振铃周期 5ns对应 200MHz按 50Ω 走线和 8.5cm 长度算往返延时约 1.1ns倒推寄生电容约 8pF和接收端引脚的输入电容对得上确认是传输线反射主导。第二步算值。驱动器的 IBIS 显示输出阻抗典型 18Ω最坏 12Ω。R_s 50 − 18 32Ω取标准值 33Ω。但考虑到最坏情况12Ω 时需要的阻值是 38Ω所以仿真里同时扫了 33Ω 和 39Ω。第三步仿真。33Ω 下过冲降到 8%上升时间从 0.62ns 变成 0.94ns39Ω 下过冲 4%上升时间 1.1ns。查时序表格接收端要求上升时间小于 1.5ns两者都满足但 39Ω 的边沿更慢抗干扰能力好一些。最终选 33Ω因为要留出裕量给不同批次的芯片避免边沿过慢导致时序不够。第四步实板验证。把电阻贴在驱动器引脚 3mm 处重测过冲 11%峰值 3.66V上升时间 0.96ns。比仿真略差原因是电阻焊盘引入了额外的寄生电容以及实测负载比模型重一些。3.66V 仍然贴着耐压线再往下压一点。第五步组合手段。把驱动强度从 8mA 降到 6mA过冲降到 7%峰值 3.53V上升时间 1.02ns。这个组合方案是我最终采用的成本是一颗 0201 电阻加一行寄存器配置。整个过程从定位到验证用了两天其中测量和仿真占了一大半时间。如果跳过测量直接串电阻很可能串了 22Ω 发现没用再换 47Ω 发现边沿塌了来回折腾一周还不一定对。4.4 改板验证与批量一致性单板通过不代表量产通过。元器件有公差PCB 有阻抗公差温度有漂移这些都要在设计阶段留余量。阻抗公差一般在 ±10%也就是说标称 50Ω 的走线实际可能是 45Ω 到 55Ω。串阻取值时按 45Ω 算一次、按 55Ω 算一次看两个极端下的过冲是否都能接受。电阻本身选 1% 精度成本增加可以忽略。器件批次差异更麻烦。同一型号的驱动器不同批次输出阻抗能差 30%。如果用量大建议在设计时就把驱动强度配置做成可调产线测试时按实测结果写寄存器。温度的影响体现在两方面MOS 管导通电阻随温度升高而增大边沿变缓过冲减小但介质损耗也随温度变化传输线特性会漂。低温启动是过冲最严重的时刻测试必须覆盖。产线测试怎么做我的做法是在测试治具上留一个探测点用固定带宽的探头测峰值电压设定上下限。上限按器件耐压的 80% 定下限按逻辑电平的 70% 定。这个测试项加进产线能拦住绝大多数批次问题。5. 常见问题与排查速查这一节是我这些年攒下来的翻车记录按现象归类遇到相似情况可以直接对照。5.1 五个高频翻车现场加了串阻过冲没变化。八成是电阻位置不对离驱动器太远或者走线在电阻之前就已经分叉了。还有一种可能是驱动器输出阻抗本来就很高串阻加进去总阻抗远超走线阻抗反射系数从正变负过冲变成了下冲你盯着高电平看当然没变化。用差分探头同时看两端一目了然。换探头过冲就没了。不用怀疑是测量问题。检查地线长度、探头带宽、探头衰减比设置。有个细节容易错1:1 探头带宽通常只有几 MHz用它测高速信号波形已经被严重平滑看到的“无过冲”是假象。常温正常低温过冲超标。驱动器的输出阻抗在低温下变小边沿变陡反射增强。如果产品要过低温测试设计时就要按低温最坏情况取值或者选用输出阻抗温度特性平缓的器件。单板正常批量有 5% 超标。看 PCB 阻抗公差和器件批次。还有一种可能是走线长度在临界值附近一部分板子的实际长度刚好越过了判据线。这种情况把端接加上别赌概率。过冲压下去了误码率上来了。边沿被拉慢时序裕量被吃掉。这时候要重新核算建立保持时间或者改用 RC 端接让直流不受影响、只吸收交流反射。5.2 排查速查表现象最可能原因优先动作验证方法过冲幅度大于 40%负载端开路或高阻反射系数接近 1检查接收端是否虚焊、是否漏贴端接万用表测接收端对地阻抗振铃周期短于 3ns局部寄生 LC 谐振多在过孔或封装缩短过孔 stub检查焊盘换层位置前后对比测量只在某些板子上出现阻抗公差或器件批次抽样测走线阻抗统计器件批次TDR 测阻抗曲线低电平下冲明显容性负载过重或端接位置偏减少负载数量或改串联端接拆掉部分负载对比上电瞬间过冲但稳态正常电源建立过程或驱动器初始化状态检查上电时序和 IO 默认状态单次触发抓上电波形加端接后边沿塌陷端接阻值过大或容性端接减小阻值改用 RC 端接扫阻值看上升时间变化差分信号单端看有、差分看无共模噪声非真实差模过冲检查共模抑制和地平面同时测单端和差分对比5.3 几条不写在文档里的经验过冲不是越小越好。追求零过冲往往意味着边沿被过度放缓时序裕量被吃掉抗干扰能力下降。工程上的目标是“可控”不是“消零”。我的习惯是把过冲控制在 10%~15%既留了余量边沿也不至于太慢。先怀疑测量再怀疑电路。这个顺序能省掉大量无效改板。每次拿到异常波形先用弹簧地环重测一遍再看探头带宽够不够最后才动板子。我粗略统计过异常波形里大概三成是测量问题。端接电阻的布局比阻值重要。同样是 33Ω贴在引脚旁边和贴在走线中间效果能差一倍。这个道理和“去耦电容要靠近电源引脚”是一样的都是靠缩短回路面积来降低寄生电感。别忽略接收端的输入结构。有些器件的输入端内部已经有弱上拉或者钳位外部的端接电阻和它并联实际阻值和你算的不一样。看数据手册的等效输入电路图比看参数表有用。改板前先想清楚代价。加一颗电阻是几分钱改一次层叠是几万块改一次拓扑可能要重新做结构。永远是先用软件、再用无源、最后动结构。这个顺序搞反了成本会失控。留一个测试点。改板的时候在关键信号的接收端附近留一个地过孔加测试焊盘间距 2mm 以内方便日后用弹簧地环测量。这个习惯我从第三个项目开始养成之后每次调试都感谢当时的自己。
阅读完成 · 觉得有帮助？
