★ FEATURED ARTICLE 1. 工业现场为什么非要给 SPI 加隔离1.1 从一条被烧毁的通信线说起几年前我在一个电机控制柜的项目现场遇到过一个非常典型的故障主控板上的 SPI 接口芯片连续烧了三片换上去跑不了两天就挂。排查了半天最后发现问题出在通信两端的参考地电位不一致——驱动器侧的功率地在开关瞬间能跳到几十伏而控制板的地是干净的弱电地两边通过 SPI 的几根信号线直接连在一起等于把功率侧的浪涌能量直接灌进了控制板的 IO 口。这就是没有做隔离的代价。工业现场和实验室最大的区别在于实验室里所有设备共地、供电干净、没有大功率负载频繁开关而工业现场到处是变频器、继电器、接触器、伺服驱动器地电位漂移、共模干扰、浪涌、静电都是家常便饭。SPI 作为一种板级短距离通信总线本身设计时就没考虑过长距离和恶劣电磁环境它的四根线SCLK、MOSI、MISO、CS都是单端信号参考地一旦不一致通信要么误码要么直接损坏器件。所以“隔离 SPI 通信链路”这件事本质上要解决三个问题地电位差导致的共模电压、浪涌和瞬态能量对低压器件的冲击、数字噪声通过地环路耦合回敏感电路。这三个问题不解决工业设备在实验室跑得好好的一到现场就各种玄学故障。1.2 为什么选 MAX14431BAEE 这颗隔离器做数字隔离市面上常见的有光耦、磁耦变压器隔离、容耦电容隔离三条技术路线。光耦便宜但速度慢、功耗大、寿命受 LED 老化影响磁耦速度快、寿命长但对外部磁场敏感且需要变压器工艺容耦则在速度、功耗、抗磁干扰之间取得了比较好的平衡。MAX14431BAEE 属于电容隔离类的四通道数字隔离器正好对应 SPI 需要的四根信号线。选它的几个实际理由通道数和方向匹配SPI 主机侧有 SCLK输出、MOSI输出、CS输出三路下行MISO输入一路上行MAX14431 的通道方向配置能覆盖这种 3 发 1 收的组合不需要额外拼两颗芯片。速率够用工业 SPI 一般跑在 1MHz 到 10MHz 之间MAX14431 的传输速率余量充足不会成为瓶颈。隔离耐压和瞬态抗扰工业设备通常要求 2.5kVrms 以上的隔离耐压以及不错的共模瞬态抗扰度CMTI这两项是选型时的硬指标。封装和供电友好两侧独立供电逻辑电平兼容 3.3V和 STM32F373VC 的 IO 电平直接对接不用额外做电平转换。提示选隔离器时不要只看“隔离电压”一个参数CMTI共模瞬态抗扰度往往更关键。地电位跳变的速度如果超过器件的 CMTI 能力隔离器内部会误翻转表现为通信随机出错这种问题极难排查。1.3 STM32F373VC 在这套方案里的角色STM32F373VC 是 ST 家带 16 位 ADC 和 12 位 DAC 的混合信号 MCUCortex-M4 内核主频 72MHzSPI 外设齐全。选它做隔离 SPI 的主机侧有几个考虑SPI 外设成熟支持硬件 NSS、可配置时钟极性和相位CPOL/CPHA能适配绝大多数从设备。混合信号能力强工业场景经常要同时采模拟量和做数字通信F373 的 Σ-Δ ADC 和 DAC 省掉了外挂模拟芯片的麻烦。供电简单3.3V 单电源和隔离器主机侧供电一致。主机侧 MCU 通过 SPI 外设发出信号经过 MAX14431 隔离后送到从设备侧。从设备可以是另一颗 MCU、ADC、DAC、传感器或者 FPGA只要它说 SPI 协议就行。1.4 这套链路适合谁参考如果你正在做以下类型的项目这套方案可以直接抄工业数据采集板主控和现场传感器之间需要电气隔离电机驱动器控制侧和功率侧需要隔离通信多板卡系统板间 SPI 通信存在地电位差医疗、电力等对漏电流和绝缘有要求的设备。反过来如果你的 SPI 通信两端本来就共地、距离很短、环境干净那没必要上隔离徒增成本和布线复杂度。隔离是“按需上”的手段不是标配。2. 隔离 SPI 的硬件设计要点拆解2.1 隔离器两侧供电必须彻底分开这是整个设计里最容易翻车的地方。很多人以为“隔离器芯片本身隔离了供电随便接接就行”结果两侧电源通过其他路径又连到了一起隔离形同虚设。正确的做法是主机侧用系统主电源比如 3.3V 数字电源从设备侧用一路独立的隔离电源。隔离电源可以用隔离型 DC-DC 模块也可以用变压器加整流的方式自己搭。关键是两侧的“地”必须是两个完全独立的网络在 PCB 上不能有任何铜箔连接包括不能共用铺铜、不能共用过孔阵列。我见过一个案例工程师把隔离器两侧的地都铺到了同一块大铜皮上只是中间画了条丝印线“示意隔离”。这种板子隔离耐压测试直接不过因为两侧地实际上是短路的。注意隔离电源的功率要算够。从设备侧如果还要带传感器、运放功耗可能比想象中大。留 30% 以上余量别卡着隔离器本身的静态电流选电源。2.2 四路信号的方向和上下拉配置SPI 四根线的方向要理清楚这决定了隔离器通道方向怎么分配信号主机侧方向从设备侧方向隔离通道方向SCLK输出输入主机→从设备MOSI输出输入主机→从设备CS输出输入主机→从设备MISO输入输出从设备→主机三路下行、一路上行。MAX14431 的通道方向是固定的选型时要确认方向配置和这个表对得上否则就得换型号或者加反相逻辑。上下拉方面CS 线建议在从设备侧加上拉保证主机复位或隔离器上电瞬间 CS 处于无效高电平避免从设备被误选中。MISO 在主机侧可以加上拉或下拉取决于从设备在 CS 无效时 MISO 是高阻还是确定电平——如果从设备 MISO 在片选无效时是高阻主机侧必须加一个确定电平的上下拉否则隔离器输入端悬空会导致输出乱跳。2.3 PCB 布局隔离带是硬约束隔离设计在 PCB 上有一条铁律隔离带Isolation Barrier下方不能走任何铜箔包括信号线、电源线、铺铜。隔离器芯片跨在隔离带上方两侧的引脚分别落在各自的区域。具体布局建议隔离器尽量放在板子中间两侧电路各自成区物理上拉开距离隔离带宽度至少 2mm 以上高压应用要按安规要求加宽比如 8mm 爬电距离隔离带两侧的铺铜要分开各自连接到各自的地跨隔离带的信号只有隔离器本身其他任何走线都不许跨过去如果板子有安装孔或螺丝注意别让金属螺丝把两侧地短接了。我个人的习惯是在隔离带位置画一条明显的丝印写上“ISO BARRIER”提醒后续改板的人别在这里走线。2.4 去耦电容和电源滤波隔离器两侧的电源引脚都要就近放去耦电容典型值是 0.1μF 加 1μF 组合。0.1μF 负责高频1μF 负责中低频两个并联效果最好。电容要尽量靠近芯片电源引脚走线短而粗。从设备侧的隔离电源输出往往纹波比较大建议再加一级 LC 或 π 型滤波把开关噪声压下去。SPI 速率越高对电源噪声越敏感10MHz 以上的链路尤其要注意。3. 从零搭建隔离 SPI 链路的实操过程3.1 硬件连接清单先把物料和连接关系列清楚照着接就行主机侧STM32F373VC 最小系统板3.3V 供电隔离器MAX14431BAEE两侧各 3.3V 供电从设备侧任意 SPI 从设备这里以一颗 SPI Flash 或另一颗 MCU 为例由隔离电源供电隔离电源3.3V 转 3.3V 隔离型 DC-DC 模块功率 1W 足够若干 0.1μF、1μF 电容以及 CS、MISO 的上下拉电阻10kΩ。连接关系用文字描述就是STM32 的 SPI 引脚接到隔离器主机侧输入隔离器从设备侧输出接到从设备 SPI 引脚两侧电源各自独立地各自独立。3.2 STM32F373VC 的 SPI 初始化用 HAL 库配置 SPI关键是时钟极性、相位、波特率预分频、数据位宽这几项要和从设备手册对齐。下面是一段可直接用的初始化代码SPI_HandleTypeDef hspi1; void MX_SPI1_Init(void) { hspi1.Instance SPI1; hspi1.Init.Mode SPI_MODE_MASTER; hspi1.Init.Direction SPI_DIRECTION_2LINES; hspi1.Init.DataSize SPI_DATASIZE_8BIT; hspi1.Init.CLKPolarity SPI_POLARITY_LOW; // CPOL0 hspi1.Init.CLKPhase SPI_PHASE_1EDGE; // CPHA0即模式0 hspi1.Init.NSS SPI_NSS_SOFT; // 软件片选 hspi1.Init.BaudRatePrescaler SPI_BAUDRATEPRESCALER_32; hspi1.Init.FirstBit SPI_FIRSTBIT_MSB; hspi1.Init.TIMode SPI_TIMODE_DISABLE; hspi1.Init.CRCCalculation SPI_CRCCALCULATION_DISABLE; if (HAL_SPI_Init(hspi1) ! HAL_OK) { Error_Handler(); } }波特率预分频这里选 32STM32F373 的 SPI1 挂在 72MHz 的 APB2 上分频后 SCLK 约 2.25MHz。这个速率对大多数工业从设备都够用也留了余量给隔离器的传播延迟。如果你要跑更高速度先确认隔离器的速率上限和从设备的最高时钟。提示CPOL 和 CPHA 一定要对着从设备手册设设错了表现为读回来的数据全错或者全 0xFF。SPI 模式 0CPOL0CPHA0和模式 3CPOL1CPHA1最常见但别想当然翻手册确认。3.3 软件片选的时序控制用软件片选时CS 的拉低和拉高必须包住整个传输过程而且要在 SCLK 开始之前拉低、在最后一个时钟沿之后拉高。HAL 库的HAL_SPI_TransmitReceive不会自动管 CS得自己写#define SPI_CS_LOW() HAL_GPIO_WritePin(GPIOA, GPIO_PIN_4, GPIO_PIN_RESET) #define SPI_CS_HIGH() HAL_GPIO_WritePin(GPIOA, GPIO_PIN_4, GPIO_PIN_SET) uint8_t spi_transfer(uint8_t tx_data) { uint8_t rx_data 0; SPI_CS_LOW(); HAL_SPI_TransmitReceive(hspi1, tx_data, rx_data, 1, 100); SPI_CS_HIGH(); return rx_data; }这里有个细节CS 拉高之后最好加一个微小的延时几个微秒再发下一帧给从设备留出内部处理时间。有些 SPI Flash 在 CS 拉高后需要时间完成内部写操作连续操作不加延时容易出错。3.4 隔离器传播延迟对时序的影响隔离器不是理想导线信号穿过它需要时间这个时间叫传播延迟Propagation Delay。MAX14431 这类容耦隔离器的传播延迟通常在几十纳秒量级。这个延迟会带来两个影响第一SCLK 的边沿会滞后从设备看到的时钟比主机发出的晚一点。只要延迟稳定不影响功能因为 SPI 是同步通信数据跟着时钟走。第二MISO 的回传延迟会叠加在主机采样时刻上。主机在 SCLK 某个边沿采样 MISO但 MISO 是经过隔离器传回来的实际到达主机时已经晚了一个传播延迟。如果 SCLK 太快主机可能在 MISO 还没稳定时就采样了导致读错。计算一下假设隔离器传播延迟 50nsSPI 时钟 2.25MHz周期约 444ns半个周期 222ns。50ns 的延迟相对 222ns 的采样窗口占比不大安全。但如果把时钟提到 10MHz周期 100ns半周期 50ns延迟和采样窗口同量级就危险了。所以高速 SPI 加隔离时必须把隔离器延迟算进时序预算必要时降低时钟频率。3.5 上电顺序和初始化时序隔离器两侧独立供电上电顺序会影响初始状态。如果主机侧先上电、从设备侧后上电隔离器从设备侧输出在从设备没上电时可能是浮空的从设备上电瞬间可能误动作。稳妥的做法是先给从设备侧上电再给主机侧上电或者用电源监控芯片保证两侧同时上电。如果做不到至少在从设备侧加复位电路等电源稳定后再释放复位避免上电瞬间被误选中。软件上主机初始化 SPI 之前先把 CS 引脚配成输出并拉高确保从设备一开始就是未选中状态然后再初始化 SPI 外设。4. 调试阶段最常见的坑和排查方法4.1 通信完全无响应的排查顺序遇到 SPI 隔离链路完全不通按这个顺序查基本能定位到问题先量电源隔离器两侧电压是否都正常从设备侧隔离电源有没有输出这一步能排掉一半问题。再量地两侧地是不是真的隔离了用万用表量两侧地之间的电阻应该是开路或极高阻值。如果量出来是短路说明 PCB 上有地方把两侧地连了。量时钟主机侧 SCLK 有没有波形从设备侧 SCLK 有没有对应的隔离后波形如果主机侧有、从设备侧没有隔离器可能没工作或方向配错。量片选CS 有没有正常拉低拉高如果 CS 一直是高从设备根本不会被选中。查模式CPOL/CPHA 是否和从设备匹配这个用示波器看 SCLK 空闲电平和数据采样边沿就能判断。4.2 通信时好时坏的典型原因时好时坏是最头疼的通常和这几个因素有关地电位差波动现场大功率设备启停时地电位跳变如果隔离器 CMTI 不够会误翻转。解决方法是选 CMTI 更高的隔离器或者在隔离带两侧加共模扼流圈。电源纹波隔离电源纹波大导致隔离器内部逻辑误判。加滤波电容必要时换更低纹波的隔离电源。时钟太快前面算过隔离延迟吃掉采样窗口。降频试试如果降频后稳定了就是时序余量不够。接触不良排线、连接器松动。工业现场振动大连接器要选带锁扣的。4.3 常见问题速查表现象可能原因排查方法解决措施完全无数据电源未上、地未隔离、CS 未动作量电源、量地阻、量 CS补供电、断开地连接、修 CS 逻辑数据全 0xFFMISO 悬空、从设备未选中量 MISO 电平、查 CS加 MISO 上下拉、修 CS 时序数据全 0x00从设备未响应、时钟未到量从设备侧 SCLK查隔离器方向、查时钟通路偶发误码时序余量不足、电源噪声降频测试、量电源纹波降时钟、加滤波上电瞬间误动作上电顺序不当、CS 浮空查上电时序、量 CS 初始电平调整上电顺序、CS 加上拉隔离耐压测试不过两侧地未真正隔离量两侧地间电阻检查 PCB 铺铜和跨隔离带走线4.4 几个我踩过的坑坑一以为隔离器能当电平转换用。有一次从设备是 5V 逻辑主机是 3.3V我想着隔离器两侧独立供电主机侧 3.3V、从设备侧 5V不就顺便把电平转了结果发现隔离器两侧的逻辑电平范围是有规定的不是随便接。电平转换还是得单独做或者选支持宽电平的隔离器。坑二隔离电源选型只看电压不看纹波。便宜的隔离 DC-DC 模块纹波能到几百毫伏直接干扰 SPI 通信。后来换了低纹波型号问题消失。选隔离电源时纹波指标比价格重要。坑三CS 上拉电阻省掉了。觉得软件控制 CS 就够了结果主机复位期间 CS 引脚是浮空的从设备被随机选中读出一堆垃圾数据。加上 10kΩ 上拉后彻底解决。这个电阻几毛钱但能省掉几小时的排查。坑四忽略隔离器的使能引脚。有些隔离器有 EN 引脚默认状态不确定。如果没接隔离器可能处于关闭状态。看手册确认每个引脚的处理方式别想当然。5. 速率、成本与可靠性的取舍经验5.1 隔离 SPI 到底能跑多快这是很多人关心的问题。理论上限由三方面决定MCU 的 SPI 最高速率、隔离器的速率上限、从设备的最高时钟。三者取最小值。实际工程中我一般把隔离 SPI 的速率控制在 1MHz 到 5MHz 之间。超过 5MHz 后隔离器的传播延迟、PCB 走线的信号完整性、电源噪声都会开始明显影响稳定性。如果确实需要更高速率考虑用隔离器厂商的高速型号或者改用其他隔离通信方案比如隔离后转成差分信号传输。5.2 成本构成和优化方向一套隔离 SPI 链路的成本主要在这几块隔离器芯片占大头四通道隔离器价格不低隔离电源第二大头隔离 DC-DC 模块比普通 DC-DC 贵不少PCB 面积隔离带占地方板子要留出隔离区域外围器件电容、电阻、连接器。优化方向如果通道数少可以选通道数更少的隔离器如果从设备侧功耗低可以选小功率隔离电源如果速率要求不高可以选便宜的低速隔离器。但隔离耐压和 CMTI 这两项不能省这是隔离的底线。5.3 什么情况下该放弃隔离不是所有 SPI 通信都需要隔离。以下情况可以不用两端共地、距离小于 10cm、环境干净从设备和主机在同一块板上共用电源和地成本极度敏感且现场电磁环境良好。判断标准很简单如果两端地电位可能不一致或者现场有大功率开关设备就上隔离否则可以先不隔离出问题了再加。但工业产品我建议一开始就设计隔离后期加隔离往往要改板代价更大。5.4 长期可靠性的一些经验工业设备要跑几年甚至十几年隔离链路的长期可靠性要注意隔离器的寿命通常比光耦长但也要注意工作温度范围别超规格使用隔离电源的电解电容是寿命短板尽量选固态电容或长寿命型号连接器要选工业级带锁扣、镀金触点PCB 隔离带位置要留够爬电距离潮湿环境下爬电距离不够会导致绝缘失效。我在一个户外设备项目里就因为隔离带爬电距离按室内标准设计结果雨季湿度大时隔离失效后来把隔离带加宽到 8mm 才解决。安规距离这事宁可留大不将就。6. 这套方案还能怎么扩展6.1 多路 SPI 从设备的隔离如果主机要挂多个 SPI 从设备每个从设备都要隔离有两种做法一是每个从设备配一颗隔离器各自独立二是用一颗多通道隔离器把多路 CS 都隔离过去SCLK 和 MOSI 共享。第二种更省成本但要注意多路 CS 之间的串扰以及共享时钟线的负载能力。6.2 隔离 SPI 转其他接口有时候从设备不是 SPI 接口而是 UART、I2C 或者并行接口。可以在隔离后加一颗小 MCU 做协议转换把隔离 SPI 转成目标接口。这样主机侧统一用 SPI从设备侧灵活适配软件上也好维护。6.3 加诊断和自检功能工业设备最好带通信自检。可以在从设备侧加一个回环测试主机发一串已知数据从设备原样返回主机比对。如果比对失败说明链路有问题可以上报故障。这个功能在调试阶段特别有用能快速区分是链路问题还是从设备问题。6.4 隔离电源的监控从设备侧的隔离电源如果掉电或电压异常主机侧是不知道的因为地都隔离了。可以在从设备侧加一个电压监控通过一路隔离的 GPIO 或 ADC 通道把电源状态回传给主机。这样主机能及时发现从设备侧供电异常避免通信莫名失败。我个人在实际项目里的体会是隔离 SPI 这套东西硬件设计占七分调试排查占三分。硬件设计阶段把隔离带、供电、上下拉、时序余量这几件事做扎实后期调试能省掉大量时间。最怕的就是设计时图省事把两侧地偷偷连了或者隔离电源随便选一个结果现场各种玄学故障回头改板成本翻倍。隔离这事要么不做要做就做彻底。
阅读完成 · 觉得有帮助？
